多晶硅柵自對準工藝要求作為P- 注入掩蔽的多晶硅覆蓋區邊緣光滑、側壁陡直，因此通常采用干法刻蝕工藝形成多晶硅刻蝕窗口，其中刻蝕氣氛、射頻功率、真空度等條件對刻蝕速率、均勻性、各項異性效果影響很大。采用HITACHI M-206 II 設備，首先以一定比例SF6 和CHF3 混合氣體去除多晶硅表面氧化層，然后用Cl2 和HBr 混合氣體刻蝕多晶硅及部分柵氧層。由圖 可見，采用上述條件刻蝕多晶硅，可以得到接近87°的側壁角度，表面光滑齊整;尤其重要的是，刻蝕完成后的剩余柵氧厚度較為均勻，控制在500 ± 50 μm 的范圍，有利于后續P- 和N+ 注入的均勻性。

?

　　圖3 干法刻蝕多晶硅圖片

　　3.4 P阱推進

　　導電溝道形成于P 阱表面，該處雜質分布是決定器件閾值電壓的關鍵參數之一，而且，P 阱深度及雜質擴散輪廓與元胞和場限環擊穿電壓密切相關，也是器件抗雪崩擊穿能力的決定性參數。盡管設計良好的器件對于P 阱推結工藝有一定容差，此工序仍應重點監控。采用1150℃，純N2條件下推進330min，得到的結深約6.5 μ m，擴展電阻法測試結果如圖所示。

?

　　圖4 P 阱擴展電阻測試曲線

　　4 測試結果

　　流水所得芯片如圖 所示，面積14400 μ m ×10800μm，其中左邊兩個角上深色方塊為柵極壓點，中間區域七個深色圖形為源極壓點。采用JU NODTS1000 系統測試結果如表2 所示，各參數良好，其中RDS(on)和Vsd 均為脈沖測試。圖6 為元胞掃描電鏡圖片，其中N 阱、P 阱及多晶硅下的“鳥嘴”清晰可見，后者顯著減小了該區域柵電容。圖7、圖8 分別為Tektronics 371 晶體管圖示儀測試所得漏源擊穿電壓和柵源耐壓波形，可見器件漏源擊穿特性良好，柵源耐壓大于83V，達到本征擊穿。

?

　　圖 200V/100A芯片照片

?

　　圖 元胞掃描電鏡分析

?

　　圖 漏源擊穿電壓波形

?

表 ?200V/100A VDMOS器件參數測試結果

　　圖 柵源耐壓波形?

　　5 結論

　　本文采用圓弧形分布溝道與局域氧化相結合的方法開發出一種200V/100A VDMOS器件，在一定程度上解決了器件導通電阻改善與開關損耗增大的矛盾。對流水過程中的關鍵工藝進行了監控，所得器件具有較好的綜合性能。