完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1688個(gè) 瀏覽:131196次 帖子:5361個(gè)
Xylon 的 logiRECORDER 汽車(chē)視頻數(shù)據(jù)記錄器連接到各種車(chē)輛網(wǎng)絡(luò)數(shù)據(jù)總線(xiàn),并插入任何類(lèi)型的車(chē)載攝像頭裝置和電子控制單元之間,以低延遲記...
使用plotly_express和pandas dataframe實(shí)現(xiàn)可視化操作,能夠自由對(duì)繪圖進(jìn)行zoomin/pan around/zoom bac...
2022-05-17 標(biāo)簽:Xilinx數(shù)字信號(hào)PYNQ 2.4k 0
如何對(duì)xilinx FPGA進(jìn)行bit文件加密
AES即高級(jí)加密標(biāo)準(zhǔn),是一種區(qū)塊加密,當(dāng)然也是對(duì)稱(chēng)加密。區(qū)塊固定為128bit,秘鑰為128,192或256bit。AES有5種加密模式,xliinx采...
AGM觀點(diǎn):獨(dú)立FPGA公司將不復(fù)存在
未來(lái)很可能獨(dú)立FPGA公司不再有存在的意義,F(xiàn)PGA技術(shù)將與CPU/MCU深度融合,成為異構(gòu)計(jì)算的新模式。
FIFO是FPGA項(xiàng)目中使用最多的IP核,一個(gè)項(xiàng)目使用幾個(gè),甚至是幾十個(gè)FIFO都是很正常的。通常情況下,每個(gè)FIFO的參數(shù),特別是位寬和深度,是不同的。
電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)2015年12月29日,當(dāng)英特爾正式宣布以167億美元完成對(duì)Altera收購(gòu)時(shí),大部分半導(dǎo)體從業(yè)者都有一個(gè)疑問(wèn),那就是英特...
Xilinx Vitis 2020.1里面MicroBlaze軟核的sleep函數(shù)卡死的問(wèn)題
在Vitis里面創(chuàng)建了一個(gè)LwIP工程,調(diào)試的時(shí)候發(fā)現(xiàn),在BRAM里面運(yùn)行正常,但如果改到DDR3內(nèi)存里面運(yùn)行,啟動(dòng)時(shí)就會(huì)卡死在sleep函數(shù)上。于是建...
2022-02-16 標(biāo)簽:XilinxMicroBlaze 4.2k 0
Xilinx Vitis 2020.1運(yùn)行C程序時(shí)提示找不到microblaze_0
Xilinx Vitis 2020.1里面運(yùn)行C程序時(shí)提示找不到microblaze_0
Xilinx FPGA里面的AXI DMA IP核的簡(jiǎn)單用法
本文以浮點(diǎn)數(shù)Floating-point IP核將定點(diǎn)數(shù)轉(zhuǎn)換為浮點(diǎn)數(shù)為例,詳細(xì)講解AXI DMA IP核的使用方法。
從官網(wǎng)能夠很輕松的下載到vitis的安裝包,可以下載Installer進(jìn)行自動(dòng)下載安裝,也可以下載整個(gè)文件的壓縮包,通過(guò)其中的setup進(jìn)行安裝。
Xilinx FPGA平臺(tái)DDR3設(shè)計(jì)保姆式教程(一)
DDR3全稱(chēng)double-data-rate 3 synchronous dynamic RAM,即第三代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。所謂同步,是指DD...
Xilinx FPGA平臺(tái)DDR3設(shè)計(jì)保姆式教程(四)
將輸入數(shù)據(jù)(data_in)存入ddr,然后讀出,驗(yàn)證輸入輸出數(shù)據(jù)是否相等。
Xilinx SystemVerilog中的基本聯(lián)合體
在 SystemVerilog 中,聯(lián)合體只是信號(hào),可通過(guò)不同名稱(chēng)和縱橫比來(lái)加以引用。 其工作方式為通過(guò) typedef 來(lái)聲明聯(lián)合,并提供不同標(biāo)識(shí)符用...
Xilinx平臺(tái)Aurora IP介紹(一)Aurora基礎(chǔ)知識(shí)
Aurora 是一個(gè)用于在點(diǎn)對(duì)點(diǎn)串行鏈路間移動(dòng)數(shù)據(jù)的可擴(kuò)展輕量級(jí)鏈路層協(xié)議。這為物理層提供透明接口,讓專(zhuān)有協(xié)議或業(yè)界標(biāo)準(zhǔn)協(xié)議上層能方便地使用高速收發(fā)器。...
Xilinx平臺(tái)Aurora IP介紹(二)時(shí)鐘與復(fù)位
對(duì)于我們使用Xilinx或其他的成熟IP而言,IP相當(dāng)于一個(gè)黑匣子,內(nèi)部實(shí)現(xiàn)的邏輯功能我們知道,但是控制不了,只能默認(rèn)OK;一般而言,成熟IP都是經(jīng)過(guò)反...
Xilinx平臺(tái)Aurora IP介紹(三)Aurora配置及接口
開(kāi)門(mén)見(jiàn)山的說(shuō),跟DDR/PCIE/GTX這種復(fù)雜的IP相比,Aurora配置那是相當(dāng)?shù)暮?jiǎn)單。走著。
Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(一)
xilinx的7系列FPGA根據(jù)不同的器件類(lèi)型,集成了GTP、GTX、GTH、GTZ四種串行高速收發(fā)器,可以支持多種協(xié)議如PCI Express,SAT...
Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(二)
我們先回顧下上一節(jié)的基礎(chǔ)知識(shí):Quad、QPLL、CPLL、Channel、Common;基礎(chǔ)知識(shí)理解了有利于后面內(nèi)容的了解。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |