AMD Versal自適應SoC GTM如何用XSIM仿真和觀察PAM4信號

PAM4(4-Level Pulse Amplitude Modulation) 的全稱是四電平脈沖幅度調制，通過種不同的電平進行信號傳輸，每個電平幅度...

2024-11-22 標簽：amd仿真信號 1.8k 0

Versal HBM系列外部參考時鐘設計指南文章

Versal HBM 棧可通過內部 HSM0 參考時鐘來進行時鐘設置，此參考時鐘是由 CIPS 或外部時鐘源生成的。

2023-06-05 標簽：時鐘NoCAXI 1.8k 0

在Versal VCK190評估套件上使用器件固件升級(DFU)執行USB輔助啟動模式測試

本文將演示如何在 Versal AI Core 系列 VCK190 評估套件上從 USB 輔助啟動模式啟動 Linux

2023-07-10 標簽：usbLinuxJTAG 1.8k 0

AMD Versal自適應SoC中eMMC燒錄/啟動調試檢查表（下）

有多種受支持的方式可用于燒錄 eMMC 器件，包括使用 AMD Vivado IDE、使用 AMD Vitis GUI 或使用 U-Boot。

2026-03-09 標簽：amd閃存emmc 1.7k 0

AMD Versal自適應SoC上的級聯模式示例

本篇博文主要講解在 PL 中如何使用 AXI Interrupt Controller (INTC) 的級聯模式，將 IP 核超過 32 個的中斷連接到...

2025-07-22 標簽：amdsoc中斷 1.7k 0

AMD Versal系列CIPS IP核建立示例工程

接著上一篇“AMD Versal系列CIPS IP核介紹”文章來進一步講解如何來建立CIPS IP核示例工程。

2023-12-05 標簽：amd調試IP核 1.7k 0

AMD Versal自適應SoC器件Advanced Flow概覽（下）

在 AMD Vivado Design Suite 2024.2 版本中，Advanced Flow 自動為所有 AMD Versal 自適應 SoC ...

2025-01-23 標簽：amdsoc命令 1.6k 0

AMD Versal自適應SoC DDRMC如何使用Micron仿真模型進行仿真

AMD Versal 自適應 SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時，按照 IP 的默認設置，在 IP wizard 中使能了“In...

2025-01-10 標簽：amd控制器soc 1.6k 0

如何在IP集成器中將單工TX/RX核合并到多個Quad

要為 Versal 的多個 Quad 創建收發器設置，建議從 Transceiver Bridge IP 開始，在其中選擇所需的設置，然后交由 Viva...

2023-06-09 標簽：收發器XilinxQuad 1.6k 0

AMD Versal自適應SoC中eMMC燒錄/啟動調試檢查表（上）

本篇博文提供了有關 AMD Versal 自適應 SoC 中 eMMC 燒錄和啟動設置的技巧和指南。它還可用于調試 eMMC 燒錄/啟動失敗。提交服務申...

2026-03-09 標簽：amdemmc燒錄 1.5k 0

AMD Versal自適應SoC器件Advanced Flow概覽（上）

在最新發布的 AMD Vivado Design Suite 2024.2 中，引入的新特性之一是啟用了僅適用于 AMD Versal 自適應 SoC ...

2025-01-17 標簽：amdsoc可編程邏輯 1.4k 0

異構平臺設計方法 探索賽靈思Versal ACAP設計方法論

身處智能時代，科技發展日新月異，伴隨數據中心、有線網絡、5G 無線和汽車等愈加豐富的場景，相應的技術與功能也正經歷飛速迭代，因此，單一計算架構已難以應對...

2022-08-02 標簽：賽靈思異構平臺Versal 1.4k 0

Vivado 202x-Versal時鐘校準去歪斜的時序問題

使用“時鐘校準去歪斜”時，在 Vivado 中會顯示下列消息以指明是否啟用該功能特性

2023-07-07 標簽：時鐘VivadoVersal 1.2k 0

Versal System Monitor(Sysmon)：過熱告警行為

在 CIPS GUI 中已對 Versal System Monitor 過熱 (OT) 告警進行了說明

2023-07-10 標簽：XilinxGUIVersal 1.2k 0

Versal:JTAG TDO

本文則著重探討 JTAG TDO 用例

2023-07-07 標簽：寄存器JTAG指令 1.2k 0

如何在Advanced IO Wizard(XPHY)中使用XPIO_VREF

SelectIO架構手冊 AM010 描述了如何使用 XPIO_VREF原語來調整 Internal Vref

2023-07-11 標簽：接口RTLVersal 1.1k 0

如何開啟Versal的XilSEM功能

本文介紹了如何開啟Versal最基本的XilSEM功能。

2023-07-07 標簽：寄存器開發板Versal 1.1k 0

Versal Advanced IO Wizard-部分配置存在時序收斂問題

在Versal Advanced IO Wizard中，所包含的PLL的去歪斜電路可能導致數據速率較高時出現建立時間

2023-07-07 標簽：接口pll時序 1.1k 0