国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vivado 202x-Versal時鐘校準去歪斜的時序問題

jf_pJlTbmA9 ? 來源:jf_pJlTbmA9 ? 作者:jf_pJlTbmA9 ? 2023-07-07 14:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在 Vivado 2021.1 和 2021.1.1 中,默認啟用該功能。

在 Vivado 2021.2 和 2021.2.1 中,默認禁用該功能。

如果您當前使用“時鐘校準去歪斜”,那么時序所含的偏差結果是不正確的。

解決方案:

Vivado 2021.1 和 2021.1.1 使用“時鐘校準去歪斜”,因此您需要應用此處隨附的補丁。

使用“時鐘校準去歪斜”時,在 Vivado 中會顯示下列消息以指明是否啟用該功能特性。
INFO: [Constraints 18-5720] The default GCLK Deskew mode is Calibrated.

應用隨附補丁后,需重新實現設計,您可檢查 Vivado log 日志以驗證是否已應用該補丁。

100569941-298011-buding.jpg

Vivado 2021.2.x 默認禁用該功能特性,因此不受影響。

Vivado 版本 時鐘校準去歪斜默認設置
2020.3 及先前版本 關閉
2021.1 和 2021.1.1 開啟 *需補丁
2021.2 和 2021.2.1 關閉
2022.1 根據指定的器件和速度文件(請參閱下表),無需安裝補丁(請參閱Vivado 2022.1 - Versal 時鐘校準去歪斜的時序問題)
2022.2 根據指定的器件和速度文件(請參閱下表),無需安裝補丁(請參閱000034546 - Vivado 2022.2 - Versal 時鐘校準去歪斜的時序問題)
2022.2.2 根據指定的器件和速度文件(請參閱下表),無需安裝補丁(請參閱Vivado 2022.2.2 - Versal 時鐘校準去歪斜的時序問題)

注釋:本答復記錄隨附的策略補丁還提供了適用于下列問題的補丁。此處提供了單個通用補丁以便于您使用。

Vivado 2021.1.x 和更低版本中的“時鐘管理器”上的“去歪斜檢相器”(即,使用 CLKIN_DESKEW 和 CLKFB_DESKEW 管腳)可能導致 Vivado 時序報告中出現錯誤的時序。

[1] 由于 CPM4 會將 DPLL 與去歪斜檢相器搭配使用,因此會受此問題影響,請參閱76947 - 適用于 PCI Express 的 Versal ACAP CPM 模式 (Vivado 2021.1) - 啟用 CPM4 到 PL 接口的設計中可能存在時序問題

[2] 如果 MMCM 使用 CLKIN_DESKEW 管腳或 CLKFB_DESKEW 管腳,則可能會受此問題影響,請參閱76908 - Vivado 2021.1 Vivado Versal 時鐘設置:MMCM 和 DPLL 的去歪斜邏輯時序錯誤


審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1971

    瀏覽量

    135004
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71120
  • Versal
    +關注

    關注

    1

    文章

    173

    瀏覽量

    8477
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    VIVADO時序約束及STA基礎

    時序約束的目的就是告訴工具當前的時序狀態,以讓工具盡量優化時序并給出詳細的分析報告。一般在行為仿真后、綜合前即創建基本的時序約束。Vivado
    的頭像 發表于 03-11 14:39 ?1.1w次閱讀

    AMD Versal自適應SoC內置自校準的工作原理

    本文提供有關 AMD Versal 自適應 SoC 內置自校準 (BISC) 工作方式的詳細信息。此外還詳述了 Versal 的異步模式及其對 BISC 的影響。
    的頭像 發表于 10-21 08:18 ?4185次閱讀

    vivado時序分析與約束優化

    轉自:VIVADO時序分析練習時序分析在FPGA設計中是分析工程很重要的手段,時序分析的原理和相關的公式小編在這里不再介紹,這篇文章是小編在練習VI
    發表于 08-22 11:45

    抖動/歪斜,抖動/歪斜是什么意思

    抖動/歪斜,抖動/歪斜是什么意思 什么是抖動(jitter) 所謂jitter就是一種抖動。具體如何解釋呢?讓我
    發表于 03-22 14:42 ?2440次閱讀

    Vivado時鐘的兩大特性

    Vivado時鐘的兩大特性--時鐘延遲和時鐘的不確定性。
    發表于 11-17 11:38 ?6327次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時鐘</b>的兩大特性

    關于Vivado時序分析介紹以及應用

    時序分析在FPGA設計中是分析工程很重要的手段,時序分析的原理和相關的公式小編在這里不再介紹,這篇文章是小編在練習Vivado軟件時序分析的筆記,小編這里使用的是18.1版本的
    發表于 09-15 16:38 ?8010次閱讀
    關于<b class='flag-5'>Vivado</b><b class='flag-5'>時序</b>分析介紹以及應用

    詳解Vivado時鐘的基礎知識

    數字設計中,“時鐘”表示在寄存器間可靠地傳輸數據所需的參考時間。Vivado時序引擎通過時鐘特征來計算時序路徑需求,通過計算裕量(Slac
    的頭像 發表于 04-20 10:40 ?1.1w次閱讀

    Versal HBM系列外部參考時鐘設計指南文章

    Versal HBM 棧可通過內部 HSM0 參考時鐘來進行時鐘設置,此參考時鐘是由 CIPS 或外部時鐘源生成的。
    的頭像 發表于 06-05 09:41 ?1802次閱讀
    <b class='flag-5'>Versal</b> HBM系列外部參考<b class='flag-5'>時鐘</b>設計指南文章

    如何讀懂Vivado時序報告

    FPGA開發過程中,vivado和quartus等開發軟件都會提供時序報告,以方便開發者判斷自己的工程時序是否滿足時序要求。
    的頭像 發表于 06-23 17:44 ?3157次閱讀
    如何讀懂<b class='flag-5'>Vivado</b><b class='flag-5'>時序</b>報告

    如何在Vivado中添加時序約束呢?

    今天介紹一下,如何在Vivado中添加時序約束,Vivado添加約束的方法有3種:xdc文件、時序約束向導(Constraints Wizard)、
    的頭像 發表于 06-26 15:21 ?6291次閱讀
    如何在<b class='flag-5'>Vivado</b>中添加<b class='flag-5'>時序</b>約束呢?

    Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時鐘設計指南

    本文旨在呈現使用 DDR4、LPDDR4 或 LPDDR4X 存儲器控制器的 Versal ACAP 器件的外部參考時鐘電路要求
    的頭像 發表于 07-10 16:02 ?2550次閱讀
    <b class='flag-5'>Versal</b> ACAP DDRMC-DDR4、LPDDR4和LPDDR4<b class='flag-5'>X</b>外部參考<b class='flag-5'>時鐘</b>設計指南

    Versal Advanced IO Wizard-部分配置存在時序收斂問題

    Versal Advanced IO Wizard中,所包含的PLL的歪斜電路可能導致數據速率較高時出現建立時間
    的頭像 發表于 07-07 14:14 ?1044次閱讀
    <b class='flag-5'>Versal</b> Advanced IO Wizard-部分配置存在<b class='flag-5'>時序</b>收斂問題

    Vivado時序問題分析

    有些時候在寫完代碼之后呢,Vivado時序報紅,Timing一欄有很多時序問題。
    的頭像 發表于 01-05 10:18 ?4176次閱讀

    FPGA時序約束之設置時鐘

    Vivado時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或f
    的頭像 發表于 04-23 09:50 ?1354次閱讀
    FPGA<b class='flag-5'>時序</b>約束之設置<b class='flag-5'>時鐘</b>組

    Vivado時序約束中invert參數的作用和應用場景

    Vivado時序約束中,-invert是用于控制信號極性的特殊參數,應用于時鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定信號的有效邊沿或邏輯極性。
    的頭像 發表于 02-09 13:49 ?215次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時序</b>約束中invert參數的作用和應用場景