賽靈思公司（Xilinx）今天宣布推出可編程行業唯一 SoC 增強型設計套件Vivado設計套件 的2014.3版本、SDK 和最新 UltraFast 嵌入式設計方法指南，為 Zynq-7000 All Programmable SoC 的生產力帶來重大突破。伴隨此款最新版Vivado 設計套件推出的還包括其內含的 Vivado 高層次綜合（HLS）和IP集成器的增強功能，以及最新性能監控與可視化功能。實踐證明，這些加強功能與最新 UltraFast 嵌入式設計方法指南相結合，可將生產力提升10倍以上。

加速實現和驗證：Vivado HLS 增強了從 C 語言綜合的質量結果（QoR，Quality-of-Results）和 AMBA AXI-4接口的自動推理功能，從而加速了集成的時間并提升了集成質量。利用 Vivado HLS，可以直接根據 C 算法規格描述創建和驗證 IP，不僅可以快速實現可與手動編碼 RTL 媲美的設計，而且驗證速度比 RTL 仿真快好幾個數量級。Vivado HLS 現已得到逾千名設計人員的廣泛采用，其還可支持不斷發展壯大的硬件實現式軟件庫生態系統。增強型 Vivado 設計套件2014.3可支持超過40項 OpenCV 函數，現由 賽靈思創投公司 和聯盟合作伙伴 Auviz Systems 公司 提供。

加速集成：Vivado IPI 的增強功能包括：新增數據流和存儲器映射 AXI 互聯之間的自動連接功能，可促進并簡化IP在 Zynq SoC 系統中的集成。而 Vivado IPI 的另一項新增功能是一項針對賽靈思高級聯盟合作伙伴 IP 的按鍵式 IP 評估要求。賽靈思 Vivado 設計套件2014.3新增了 Xylon? logicBRICKS? 評估 IP 核，而在未來版本中將擴大和加入其他聯盟計劃成員的 IP。全新的 logicBRICKS IP 可快速評估有效的圖像和視頻處理 IP，并可進一步豐富 Vivado IP 目錄。

加速系統設計和軟件開發：賽靈思還擴展了其軟件開發套件（SDK）功能，新增系統儀表與性能可視化功能，以便快速發現系統性能瓶頸，并運行假設情景流程。賽靈思 SDK 2014.3版提供可在 FPGA 架構上運行的可配置 AXI 流量生成器，讓設計人員在開發周期的早期階段就可以提早進行嵌入式軟件開發。

UltraFast嵌入式設計方法指南：為了進一步補充和完善 Vivado 的 UltraFast 設計方法，賽靈思還推出了最新 UltraFast 嵌入式設計方法指南（UG1046）。該最新指南為包括系統架構師、軟件工程師和硬件工程師等在內的設計團隊提供了利用 Zynq All Programmable SoC 進行嵌入式系統設計的最佳實踐，從而借助 Zynq All Programmable SoC 實現可預見的成功并提升其嵌入式系統的生產力。

?