STM32F3xx系列是高集成和易于開發(fā)的32位MCU，具有實時功能、數(shù)字信號處理、低功耗與低電壓操作特性，可廣泛用于消費、醫(yī)療、便攜式健身、系統(tǒng)監(jiān)控與測量的實際應用。

STM32F3xx系列整合了帶有DSP與FPU指令、工作頻率為72MHz的32位ARM Cortex-M4內核、高級模擬外設以及嵌入式Flash和SRAM存儲器。由于集成了高效的電源結構和多種功耗模式，STM32F3xx降低了應用級功耗并簡化了應用設計。

1. 電源方案

STM32F3xxxx器件集實時功能、數(shù)字信號處理和低電壓操作、高度集成的模擬外設于一身，具有優(yōu)化的電源結構和多種供電方案。
? ? ? ? ?

? VDD = 2.0-3.6V：I/O和內部調壓器的外部電源，通過VDD引腳從外部提供。

? VDDA = 2.0-3.6V：ADC/DAC、比較器、復位塊、RC、PLL的外部模擬供電（在STM32F30x中，當使用OPAMP和DAC時，施加于VDDA的最低電壓為2.4V。在STM32F37x中，當使用ADC和DAC時，施加于VDDA的最低電壓為2.4V）。VDDA電平必須一直大于等于VDD電平，且必須首先提供。

? VBAT = 1.65-3.6V：當VDD不存在時，作為RTC、32kHz外部時鐘振蕩器和備份寄存器的電源（通過電源開關供電）。

? VDDSD12= 2.2-3.6V：SDADC1/2、PB2、PB10、PE7至PE15 I/O引腳的外部供電（I/O引腳接地內部連接于VSS）。VDDSD12必須一直小于等于VDDA。若VDDSD12未使用，則必須連接到VDDA。

? VDDSD3= 2.2-3.6V：SDADC3、PB14至PB15、PD8至PD15 I/O引腳的外部供電（I/O引腳接地內部連接于VSS）。VDDSD3必須一直小于等于VDDA。若VDDSD3未使用，則必須連接到VDDA。

高速外部時鐘信號（HSE）OSC時鐘有2個時鐘源：HSE外部晶振 / 陶瓷諧振器，HSE用戶外部時鐘。

（1）獨立模擬電源

為了提高轉換精度、擴展供電的靈活性，模擬域配有獨立電源，以單獨濾波并屏蔽PCB上的噪聲。
? ADC和DAC電源電壓從單獨的VDDA引腳輸入。
? VSSA引腳提供獨立的電源接地連接。

VDDA供電可大于等于VDD。這使得VDD在保持為低的同時仍可為模擬塊提供全部性能。

當使用單供電時，VDDA可外部連接至VDD，為得到無噪聲的VDDA，需通過外部濾波電路。當VDDA不等于DD時，VDDA必須一直大于等于VDD。在開機/關機期間，為在VDDA和VDD之間保持安全的電位差，可在VDD和VDDA之間使用外部肖特基二極管。

（2）電池備份

要在VDD關閉后保留備份寄存器的內容，可以將VBAT引腳連接到通過電池或其它電源供電的可選備用電壓。
VBAT引腳還為RTC單元供電，因此即使當主數(shù)字供電（VDD）關閉時RTC也能工作。
VBAT電源的開關由復位模塊中內置的掉電復位（PDR）電路進行控制。
若應用中沒有使用外部電池，則強烈建議將VBAT外部連至VDD。

（3）調壓器

此調壓器在復位后始終處于使能狀態(tài)。根據(jù)應用模式的不同，可采用三種不同的模式工作：
? 運行模式：調壓器為1.8V域（內核、存儲器和數(shù)字外設）提供全功率。
? 停止模式：調壓器為1.8V域提供低功率，保留寄存器和內部SRAM中的內容。
? 待機模式：調壓器關。除待機電路和備份域外，寄存器和SRAM的內容都將丟失。這包?
括下列特性，可通過對單個控制位編程對其選擇：
– 獨立的看門狗 (IWDG)：IWDG通過寫入其密鑰寄存器或使用硬件選項來啟動。而
且一旦啟動便無法停止，除非復位。
– 實時時鐘 (RTC)：通過備份域控制寄存器 (RCC_BDCR) 中的RTCEN位進行配置。
– 內部RC振蕩器 (LSI)：通過控制 / 狀態(tài)寄存器 (RCC_CSR) 中的 LSION位進行配置。
– 外部32.768kHz振蕩器 (LSE)：通過備份域控制寄存器 (RCC_BDCR) 中的
LSEON位進行配置。

2. 設計參考

由于技術原因，最好使用多層印刷電路板（PCB），一層專用于接地（VSS），另一層專用于VDD供電。這提供了不錯的去耦和屏蔽效果。

?很多應用由于經濟原因無法使用這種板。在這種情況下，主要要求就是要確保接地和供電有良好的結構。

（1）元件位置及參數(shù)

PCB的初始布局必須使單獨的電路具有高電流電路、低電壓電路、數(shù)字元件電路，以及根據(jù)電路的EMI特點分離的電路。這有助于降低PCB上引起噪聲的交叉耦合，相關元器件參數(shù)參考下表。

（2）接地和供電（VSS、VDD、VSSA、VDDA、VSSSD、VDDSD）

每個塊（噪聲、底層敏感、數(shù)字等等）都應單獨接地，所有接地返回都應為一個點。必須避免出現(xiàn)環(huán)，或使環(huán)有最小面積。供電應靠近地線實現(xiàn)，以最小化供電環(huán)的面積。這是因為供
電環(huán)的行為類似天線，因此它是EMI的主要發(fā)送者和接收者。所有無元件的PCB區(qū)域必須用額外的接地填充，以創(chuàng)造屏蔽（尤其是使用單層PCB時）。

（3）去耦

所有供電和接地引腳必須正確連接至供電。這些連接，包括焊盤、走線和孔，都應盡可能低阻。一般來說，可通過加寬走線寬度實現(xiàn)，最好在多層 PCB 中使用專用供電層。

此外，每個供電對都應使用100nF濾波陶瓷電容去耦，并用約4.7μF的化學電容連接于STM32F3xx器件的供電引腳之間。這些電容需盡可能近地放置在PCB下部的適當引腳旁邊或之下。典型值為10nF至100nF，但精確值取決于應用需要。

（4）未使用的I/O

通常一個應用不會使用100% MCU資源。為增加EMC性能、避免額外的功耗，未使用的時鐘、計數(shù)器或I/O不應浮空，應連至固定的0或1邏輯電平。方法是，在未使用的I/O引腳上使用外部或內部上拉或下拉電阻；或用軟件將GPIO配置為輸出模式。不使用的特性應被凍結或禁用，這也是它們的默認值。? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ??

審核編輯：符乾江