電子發燒友網報道(文/黃晶晶)前段時間,三星、SK海力士、美光等DRAM大廠已計劃陸續退出部分DDR4市場,將產能轉向DDR5、LPDDR5和HBM。由此引發DDR4供應鏈波動,同時在供給不足的擔憂
2025-06-19 00:54:00
10155 
在計算機和電子設備中,存儲器扮演著數據臨時存放與快速交換的關鍵角色。其中,DDR SDRAM(雙數據速率同步動態隨機存取存儲器)已成為現代內存的主流技術之一。它不僅在速度上顯著超越前代產品,更憑借其高效傳輸機制,廣泛應用于電腦、服務器、移動設備及各類嵌入式系統中。
2025-12-08 15:20:44
293 光纖通信作為現代通信技術的核心,廣泛應用于各種網絡環境中。光纖電纜主要分為單模光纖和多模光纖兩種類型,它們在結構、性能、應用等方面存在顯著差異。本文將詳細探討單模光纖與多模光纖電纜之間的區別,以便
2025-11-25 10:07:52
230 TPS650061RUKR進行電源設計。電源輸出1.2v,1.8v,3.3v均正常。
由于板子未掛載SDRAM或DDR,將程序的下載地址改為L2RAM(0x11800000)位置也沒辦法正確load,并通過JTAG調試
2025-11-19 19:53:00
信號完整性(Signal Integrity, SI)問題:隨著DDR內存頻率的提高,信號完整性問題變得更加突出。高速信號在傳輸過程中會受到各種因素的影響,如反射、串擾、噪聲干擾等,這些問題會導致
2025-11-17 10:25:33
3397 
電機作為現代工業的核心動力設備,其性能差異直接影響機械系統的運行效率與能耗表現。2極電機與4極電機的本質區別在于磁極對數設計,這種結構性差異引發了轉速、扭矩、效率及應用場景的顯著分化。從空調壓縮機到
2025-11-13 07:35:02
1060 信號的速率更高,3倍頻下可能就到了5-6GHz以上了,這個時候從上面的插入損耗曲線來看,差異就變得慢慢明顯了??偠灾?,高速先生的觀點是并不完全拒絕DDR走線參考電源平面的可行性,但是遇到這樣的非常規
2025-11-11 17:46:12
雖然我看到過DDR的走線參考電源平面也能調試成功的案例,但是依然不妨礙我還想問:到底DDR走線能不能參考電源層???
2025-11-11 17:44:20
628 
TE Connectivity DDR5 DIMM插槽是專為高性能計算和服務器平臺設計的下一代內存硬件產品。這些插槽支持高達6.4GT/s(每秒千兆傳輸)的帶寬,并提供空間間距特性,可在元件之間獲得
2025-11-07 11:04:27
409 
下面是HummingBird EV Kit給的版圖,其中DDR3_D0對應的應該是板子上的FPGA的C2引腳:?
不過我在配置MIG的時候,通過讀入ucf文件的方式配置DDR3 SDRAM的引腳
2025-11-06 07:57:09
電子發燒友網站提供《DDR3 SDRAM參考設計手冊.pdf》資料免費下載
2025-11-05 17:04:01
4 在有些情況下,我們想要把代碼放到SDRAM運行。下面介紹在APM32的MCU中,如何把代碼重定位到SDRAM運行。對于不同APM32系列的MCU,方法都是一樣的。
2025-11-04 09:14:18
4981 
本隊伍編號CICC3042,本文介紹如何為蜂鳥添加DDR內存擴展。一些需要大存儲空間的設計中經常需要使用DDR,這時我們希望蜂鳥可以訪問DDR,以實現更好的軟硬件協同。
簡單閱讀蜂鳥的代碼發現
2025-10-31 06:07:38
,使DDR3成為系統的一部分,可以直接通過地址進行讀寫。
在配置MIG時,主要注意以下幾點:
1. Clock Period選擇400MHz,Ratio選擇4:1,則用戶時鐘(ui_clock
2025-10-29 07:16:34
來源:深圳市興萬聯電子有限公司投稿 作者:蔡友華 很多同事、同行、客戶都曾問到:DDR與SODDR有什么區別?LPDDR SOCAMM2又是什么?今天,我來為大家整理一份簡明的資料,進行一次系統性
2025-10-28 11:06:23
1062 
的項目,并不是基于E203_hbirdV2版本的,而是hbirdv1版本。并不能直接拿到我們的工程中使用。另外,他們的開發板和我們的也有很大區別。我們的MCU200T或者DDR200T開發板都是賽靈思
2025-10-28 07:25:32
SD卡和OV5640的數據搬運進DDR中。
Setting
Value
Memory Type
DDR3 SDRAM
Max. clock period
3000ps
Clock ratio
4
2025-10-28 07:24:01
DDR 的比較以及 DDR5 與 LPDDR5 的差異以及 DDR5 的拓撲結構。 什么是 DDR5? 先來看一下什么是 DDR 。 DDR(Double Data Rate)屬于SDRAM
2025-10-27 19:28:16
7360 
產品而言,內存顆粒的微小差異都可能引發硬件兼容性問題,從而給系統穩定性帶來了挑戰。別慌!眺望電子基于RK3588核心板,梳理出一套完整的【DDR顆粒五步壓力驗證法】
2025-10-24 11:59:51
918 
DDR控制協議
DDR3讀寫控制器主要用于生成片外存儲器DDR3 SDRAM進行讀寫操作所需要的時序,繼而實現對片外存儲器的讀寫訪問。由攝像頭采集得到的圖像數據通常數據量較大,使用片內存儲資源
2025-10-21 14:30:16
由于e203內部DTCM空間較小,所以本隊針對DDR200T開發板進行針對e203的DDR3存儲器擴展。
論壇中所給出的e203擴展DDR的方法大致分為兩種,一種是直接將DDR存儲器的接口使用ICB
2025-10-21 12:43:40
蜂鳥DDR200T中DDR3的ip配置案列,提供DDR3引腳配置。具體參數可更具項目實際更改。
這里選用的axi接口
在賽靈思的IP配置中沒有MT41K28M6JT-125K內存的信息,因此選用
2025-10-21 11:19:08
DDR3讀寫控制器主要用于生成片外存儲器DDR3 SDRAM進行讀寫操作所需要的時序,繼而實現對片外存儲器的讀寫訪問。由攝像頭采集得到的圖像數據通常數據量較大,使用片內存儲資源難以實現大量圖像數據
2025-10-21 10:40:28
將vivado設計的DDR擴展工程生成bitstream燒入到DDR200T中,利用芯來官方提供的Nuclei Studio編譯相應的C語言程序進行驗證。C語言程序主要完成對地址空間
2025-10-21 09:24:58
DDR3讀寫控制器主要用于生成片外存儲器DDR3 SDRAM進行讀寫操作所需要的時序,繼而實現對片外存儲器的讀寫訪問。由攝像頭采集得到的圖像數據通常數據量較大,使用片內存儲資源難以實現大量圖像數據
2025-10-21 08:43:39
在 FPGA 中測試 DDR 帶寬時,帶寬無法跑滿是常見問題。下面我將從架構、時序、訪問模式、工具限制等多個維度,系統梳理導致 DDR 帶寬跑不滿的常見原因及分析方法。
2025-10-15 10:17:41
735 三星近期已向全球 OEM 客戶發出正式函件,明確旗下 DDR4 模組將于 2025 年底進入產品壽命結束(EOL)階段,最后訂購日期定于 6 月上旬,最后出貨日期則為 12 月 10 日。此次停產
2025-10-14 17:11:37
1034 keil+Env怎么把很大的數組定義到SDRAM中?
RTT自帶的SDRAM程序運行正常,能夠申請里面的空間。
但是沒有辦法把很大的數組——ltdc_lcd_framebuf[1280][800]
定義到SDRAM中,一運行就出錯,請問各位大佬怎么解決???
2025-10-11 16:10:01
DDR是硬件設計的重要一環,作為一名硬件工程師除了對DDR基礎和原理要有了解外,最重要的也就是對DDR控制器的掌握。本文章從DDR外部管腳的角度進行描述,學習DDR的關鍵設計要注意和了解的部分。
2025-10-10 09:15:24
2074 
回收DDR2,回收DDR3,收購DDR2,收購DDR3 DDR4 DDR5長期現金高價回收DDR,回收三星DDR,回收海力士DDR,回收南亞DDR,回收爾必達DDR,回收美光DDR,回收DDR
2025-10-09 14:15:34
景、技術參數及功能特性上均有著一定的差異,可適用于不同環境、場景及需求,具體應用主要根據實際情況來進行選擇。 不同局放監測裝置其差異之處首先在于監測原理差異,特高頻局放傳感器通過捕捉開關柜內局部放電產生的特
2025-10-09 13:33:16
372 
1組72位DDR4 SDRAM,PL端支持1組32位DDR4 SDRAM,支持1片32GB EMMC存儲單元,支持2片QSPI FLASH用于FPGA的加載,支持
2025-09-15 14:37:00
TPS7H3301-SP 支持使用 DDR、DDR2、DDR3、DDR4 的 DDR VTT 端接應用。TPS7H3301-SP VTT 穩壓器的快速瞬態響應允許在讀/寫條件下提供非常穩定的電源。在
2025-09-09 14:45:15
719 
LZ-DZ300B電能質量在線監測裝置 電能質量在線監測裝置認證標準的更新頻率在不同行業間存在顯著差異,這主要由行業技術迭代速度、政策導向、應用場景復雜度等因素決定。以下是基于行業特性的具體分析
2025-09-03 16:37:28
620 
作為主處理器,FPGA 外掛兩組 72 位 DDR4 SDRAM,用來實現超大容量數據緩存,DDR4 的最高數據緩存帶寬可以達到2400MHz,DDR4 的緩存
2025-08-29 15:57:37
398 
DDR4SDRAM,用來實現超大容量數據緩存,FPGA的PS端外掛1組72位的DDR4SDRAM的高速數據緩存,用來支持操作系統的運行。該平臺支持2個FMC+接口,每個F
2025-08-29 15:29:49
1292 
DDR4 SDRAM,用來實現超大容量數據緩存,FPGA的PS端外掛1組72位的DDR4 SDRAM的高速數據緩存,用來支持操作系統的運行。該平臺支持2個FMC+接口,
2025-08-29 15:28:59
在電子測量領域,電流探頭是測量電流信號的關鍵工具,而傳輸比和電流衰減是其兩個重要參數。 雖然二者都與電流探頭對信號的處理有關,但在本質、功能和應用場景上存在顯著差異,了解這些差異對于正確選擇和使用電
2025-08-27 09:25:49
488 
兩個總線能不能同時使用,用了華邦的SDRAM發現SDRAM數據高概率讀寫錯誤,但是用ISSI的沒問題。如果不對外部SRAM讀寫就正常。
2025-08-12 06:56:57
的性能。2024年底,JEDEC完成了DDR6主要草案標準,為后續標準的正式發布奠定了基礎。 ? 根據規劃,DD
2025-07-31 08:32:00
3667 本文緊接著前一個文檔《AD設計DDR3時等長設計技巧-數據線等長 》。本文著重講解DDR地址線、控制信號線等長設計,因為地址線、控制信號線有分支,SOC有可能帶有2片DDR或者更多,我們叫做T型分支
2025-07-29 16:14:51
2 ? ? ? 本文講述了使用Altium designer設計SOC和DDR等高速PCB時候,如何設計信號線等長。DDR信號線分成兩大部分。一是數據線部分,二是地址線、控制信號線部分。本文著重詳細
2025-07-28 16:33:12
4 ICF-PRX100-DDR硬件參考指南_V1.4_.pdf
2025-07-28 16:13:31
0 貼片電解電容與貼片電容(以陶瓷電容為主)在性能和可靠性上的主要差異如下: 一、核心性能差異 1、容量與體積 貼片電解電容:單位體積電容量大,可達數千微法(μF)甚至法拉(F)級,適合儲能需求高的場景
2025-07-15 16:31:54
942 IPEX接口標準是射頻連接領域的通用規范,旨在提供高性能、可靠的連接解決方案。隨著技術持續進步,不同代際的IPEX接口在端子直徑、高度、插座尺寸及基座規格等方面存在顯著差異,這些差異直接影響其在實際
2025-07-15 09:36:11
3 的總線寬度共為 16bit。DDR3 SDRAM 的最高數據速率 1066Mbps。
2.1. DDR3 控制器簡介
PG2L50H 為用戶提供一套完整的 DDR memory 控制器解決方案,配置
2025-07-10 10:46:48
電子發燒友網綜合報道,TrendForce報告顯示,6月初,DDR4和DDR5芯片在現貨市場上的價格已基本持平,有些DDR4芯片的價格甚至高于DDR5芯片,呈現“價格倒掛”現象。DDR4 16Gb
2025-06-27 00:27:00
4539 近年來,隨著人工智能(AI)、高性能計算(HPC)、5G通信和游戲產業的爆發式增長,DDR內存市場持續升溫。根據TrendForce數據,2023年全球DRAM市場規模已突破1000億美元,其中
2025-06-25 11:21:15
2010 
隨著計算密集型任務的日益增長,DDR4內存的性能瓶頸已逐步顯現。DDR5的出現雖解燃眉之急,但真正推動內存發揮極致性能的背后“功臣”——正是 DDR5 SPD(Serial Presence Detect)芯片。
2025-06-11 10:07:30
1918 
CJTconnDDR系列產品介紹長江連接器有限公司長江連接器·DDR產品?DDR(DoubleDataRate)內存的主要特性包括?:雙倍數據率?:DDR內存的核心特性是其雙倍數據率,每個時鐘周期
2025-05-17 23:35:17
929 
DDR(Double Data Rate,雙倍數據速率)是一種廣泛應用于計算機和電子設備的高性能內存技術,DDR的主要應用于計算機系統,移動設備,嵌入式系臨時存儲和高速傳輸數據。因此,DDR是現代
2025-05-14 21:48:49
622 
最新消息,三星電子本月初與主要客戶就提高DRAM芯片售價達成一致。DDR4 DRAM價格平均上漲兩位數百分比;DDR5價格上漲個位數百分比。據稱 DDR4 上調 20%,DDR5 上調約 5
2025-05-13 01:09:00
6843 LP2995 線性穩壓器旨在滿足 JEDEC SSTL-2 和 SSTL-3 標準 DDR-SDRAM 終止規范。該器件包含一個高速運算放大器 對負載瞬變提供出色的響應。輸出級可防止擊穿,同時
2025-05-06 09:33:38
715 
LP2996-N 和 LP2996A 線性穩壓器旨在滿足 JEDEC SSTL-2 標準 DDR-SDRAM 終止規范。該器件還支持 DDR2,而 LP2996A 支持 DDR3 和 DDR
2025-04-29 18:11:05
834 
LP2997 線性穩壓器旨在滿足 JEDEC SSTL-18 規范 DDR-II 內存終止。該器件包含一個高速運算放大器,可提供 對負載瞬變的出色響應。輸出級可防止在傳輸時擊穿 根據 DDR
2025-04-29 16:48:21
833 
TPS51116為 DDR/SSTL-2、DDR2/SSTL-18、DDR3/SSTL-15、DDR3L、LPDDR3 和 DDR4 內存系統提供完整的電源。它將同步降壓控制器與 3A 灌電流/拉
2025-04-29 16:38:02
1031 
在高速PCB設計中,DDR模塊是絕對繞不過去的一關。無論你用的是DDR、DDR2還是DDR3,只要設計不規范,后果就是——信號反射、時序混亂、系統頻繁死機。
2025-04-29 13:51:03
2491 
LP2998 線性穩壓器旨在滿足 JEDEC SSTL-2 和 JEDEC SSTL-18 標準 DDR-SDRAM 和 DDR2 內存終止的規范。該器件還支持 DDR3 和 DDR3L VTT
2025-04-29 11:34:59
810 
TPS51200-Q1 器件是一款灌電流和拉電流雙倍數據速率 (DDR) 終端穩壓器,專為空間受限的低輸入電壓、低成本、低噪聲系統而設計。
TPS51200-Q1 器件保持快速瞬態響應,并且
2025-04-28 16:21:07
852 
LP2998 線性穩壓器旨在滿足 JEDEC SSTL-2 和 JEDEC SSTL-18 標準 DDR-SDRAM 和 DDR2 內存終止的規范。該器件還支持 DDR3 和 DDR3L VTT
2025-04-27 09:40:04
874 
LP2996A 線性穩壓器旨在滿足 JEDEC SSTL-2 規范 DDR-SDRAM 終止。該器件還支持 DDR2、DDR3 和 DDR3L VTT 總線端接,帶 V~DDQ~最小為 1.35V
2025-04-26 15:02:50
746 
TPS51216-EP 以最低的總成本和最小的空間為 DDR2、DDR3 和 DDR3L 內存系統提供完整的電源。它將同步降壓穩壓控制器 (VDDQ) 與 2A 灌/拉跟蹤 LDO (VTT) 和緩
2025-04-26 11:12:30
681 
TPS51200-EP 器件是一款灌電流和拉電流雙倍數據速率 (DDR) 終端穩壓器 專為空間受限的低輸入電壓、低成本、低噪聲系統而設計 考慮。
TPS51200-EP 保持快速瞬態響應,并且
2025-04-26 10:26:35
1335 
TPS51200A-Q1 器件是一款灌電流和拉電流雙倍數據速率 (DDR) 終端穩壓器,專為空間受限的低輸入電壓、低成本、低噪聲系統而設計。
該器件保持快速瞬態響應,并且只需要 20 μF
2025-04-25 10:07:15
1053 
在電子測量領域,高壓差分探頭與傳統無源探頭作為兩類基礎測量工具,其技術特性和應用場景存在顯著差異。本文從測量原理、系統適配和信號處理三個維度進行對比分析。 一、信號拾取機制的差異 傳統無源探頭采用單
2025-04-24 16:15:58
549 
,DDRSDRAM均作為CPU進行數據處理和運算的緩存發揮著不可或缺的作用。過去二十多年間,存儲技術經歷了從SDRAM向DDRRAM的重大演進,直至今日的DDR5。
2025-04-21 11:24:41
2282 
The issue was i need to run data from external SDRAM memory instead of using internal RAM(DTCM). I
2025-04-14 12:21:59
DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代產品,相較于DDR2,DDR3有更高的運行性能與更低的電壓。
2025-04-10 09:42:53
3930 
使用的sdram型號是IS42S16160 32mb的是正常的但是更改到IS4216400 8mb的sdram后不能使用,請問1052支持嗎?需要修改哪些配置,請大神講解一下
2025-04-08 19:40:06
FS32K148HFT0VLQT 和 FS32K148HAT0MLQT 之間的傳導/輻射發射有何差異(如果有)?
2025-04-04 06:22:13
RT1176 與 DDR SDRAM 兼容嗎?
2025-04-04 06:09:26
在進行DDR(雙倍數據速率)信號測試時,普源DHO1072示波器是一款功能強大的工具,能夠幫助用戶準確分析和調試信號。以下是使用普源DHO1072示波器進行DDR信號測試的幾個關鍵要點。 一
2025-03-14 12:06:00
942 
SDRAM和NAND都使能了,都能正常工作,但是讀取Nand數據然后存放到SDRAM中,發現SDRAM中的數據是錯誤的。但是將數據存到內部的IRAM中數據是正確的。請問NAND跟SDRAM不能同時訪問么?該問題同時存在于STM32F767跟STM32H743中。請幫忙解答,謝謝!
2025-03-11 08:13:19
:NT5CC256M16EP-EKI DDR3(L) 4Gb SDRAM CL-TRCD-TRP{13-13-13}
手冊要求 933MHz Clock但是STM32MP13x 最高給 DDRC 頻率
2025-03-11 07:11:03
DDR內存控制器是一個高度集成的組件,支持多種DDR內存類型(DDR2、DDR3、DDR3L、LPDDR2),并通過精心設計的架構來優化內存訪問效率。
2025-03-05 13:47:40
3573 
GPIO的控制等等。只有熟悉了這一個個的模塊,才能讓系統正常的轉起來。 研究SDRAM也是一樣,首先看看電源系統部分。 ? ? ? ? ? ?? DDR的電源 ? 主電源VDD和VDDQ,主電源的要求是VDDQ=VDD,VDDQ是給IO buffer供電的電源,VDD是給但是一般
2025-03-04 14:44:46
1115 
前言 SDRAM控制器里面包含5個主要的模塊,分別是PLL模塊,異步FIFO 寫模塊,異步FIFO讀模塊,SDRAM接口控制模塊,SDRAM指令執行模塊。 其中異步FIFO模塊解讀
2025-03-04 10:49:01
2301 
評估模塊和DLP650LNIR DMD 評估模塊的結合也可以用于像素控制,那這兩者有什么差異呢,比如開發難度,耐受功率,我們想最好用matlab或Labview控制。謝謝
2025-02-28 06:19:37
為了加深讀者對 FPGA 端控制架構的印象,在數據讀取的控制部分,首先我們可以將SDRAM 想作是一個自來水廠,清水得先送至用戶樓上的水塔中存放,在家里轉開水龍頭要用水時,才能及時供應,相同
2025-02-26 15:27:09
1813 
command.v文件對應圖中SDRAM指令執行模塊,它會從SDRAM接口控制模塊接收指令,然后產生控制信號直接輸出到SDRAM器件來完成所接收指令的動作。
2025-02-25 10:32:12
1034 
DLP651NE與DLP6500FLQ雖是兩種不同類型的產品,但兩者尺寸皆為0.65英寸,鏡片數目相同。兩者主要存在哪些性能差異導致顯示幀率和價格差異較大?
2025-02-20 06:31:56
特點DDR3L SDRAM(1.35V)是DDR3(1.5V)SDRAM。請參閱DDR3(1.5 V)SDRAM磨合時(模具版本:E)數據表規格1.5V兼容模式。特征?VDD=VDDQ=1.35V
2025-02-19 16:19:23
據報道,業內人士透露,全球三大DRAM內存制造商——三星電子、SK海力士和美光,有望在2025年內正式停產已有多年歷史的DDR3和DDR4兩代內存。 隨著技術的不斷進步和消費級平臺的更新換代
2025-02-19 11:11:51
3465
我們在使用DLP650NE系列1910-623AE使用過程中出現過:亮點、紅邊、臟污,燒壞等不良現象,實際使用不良率高達30%以上;
而DLP650NE系列1910-6237E極少出現,正常使用,請問1910-623AE和1910-6237E型號之間是否有差異?出現紅邊,亮點可能原因?
2025-02-17 07:35:19
DLP4710與DLP4711在應用、驅動方案、引腳之間是否存在差異?
目前新設計的機器中,DLP4711可以正常點亮、DLP4710無法點亮。是否由于各引腳功能不是相同的導致兩者間有差異?
2025-02-17 06:36:51
;MTA9ASF1G72AZ-3G2R1是一款高性能的DDR3 SDRAM內存模塊,專為滿足現代計算需求而設計。該產品以其高帶寬和低功耗的特性,廣泛應用于個人電腦、服務器和嵌入式系統中,成為市場上備
2025-02-10 20:10:39
如需了解價格貨期等具體信息,歡迎在首頁找到聯系方式鏈接我。不要留言,留言會被吞,收不到留言。 8GB DDR4 ECC UDIMM 產品概述 8GB DDR4 ECC UDIMM
2025-02-10 20:07:47
如需了解價格貨期等具體信息,歡迎在首頁找到聯系方式鏈接我。不要留言,留言會被吞,收不到留言。 16GB DDR4 ECC UDIMM 產品概述 16GB DDR4 ECC
2025-02-10 20:05:15
更高的帶寬和更低的功耗,適用于各種筆記本電腦和小型計算設備。產品技術資料型號:M425R1GB4PB0-CWM內存類型:DDR5 SDRAM容量:8GB工作頻率:5
2025-02-10 07:47:57
按鍵KEY1觸發寫,將計數器產生的0到255的數據寫到FIFO寫模塊里面,繼而寫到SDRAM 器件里面。
2025-02-07 09:33:41
1192 
最后一期我們主要介紹智多晶DDR Controller使用時的注意事項。
2025-01-24 11:14:14
1479 
本期主要介紹智多晶DDR Controller的常見應用領域、內部結構、各模塊功能、配置界面、配置參數等內容。
2025-01-23 10:29:54
1268 
電子發燒友網站提供《EE-178:ADSP-TS101S TigerSHARC片上SDRAM控制器.pdf》資料免費下載
2025-01-14 15:00:14
0 電子發燒友網站提供《EE-326: Blackfin處理器與SDRAM技術.pdf》資料免費下載
2025-01-07 14:38:14
0 電子發燒友網站提供《EE-286:SDRAM存儲器與SHARC處理器的接口.pdf》資料免費下載
2025-01-06 15:47:01
0 電子發燒友網站提供《EE-127:ADSP-21065L片內SDRAM控制器.pdf》資料免費下載
2025-01-06 15:45:00
0
評論