摘要：隨著現代電子戰中電磁環境的日益復雜，軍用接收機需具備同時處理多個信道信號的能力，即具備全概率截獲能力。信道化接收機可將一個復雜信號分成多個信道，從而方便后續處理。文中利用一種簡化的結構驗證了該種信道化方案的可行性，并節省了邏輯資源。

在電子戰中，傳統上主要采用掃頻式搜索接收機，但其截獲概率受搜索速度的影響較為嚴重，且因其受到搜索速度與分辨率之間關系的制約，所以掃頻式接收機對跳頻信號的截獲效果很不理想。信道化接收機是對某個頻段的信號全概率接收的接收機，而基于多相結構的信道化接收機相對于傳統意義上的信道化接收機對同一頻段信號而言所需硬件資源更少，且更易于實現。其相對傳統的信道化接收機憑借其高效的多相結構，使其在多信道處理方面得到了廣泛應用，是接收機的發展趨勢。

1 多相濾波結構的信道化原理

1.1 信道的劃分

因實信號頻譜具有對稱特性，所以其頻帶劃分較為特殊，這里只對[0，π]上的頻譜進行信道劃分。若劃分K個信道，各信道的中心頻率為ωk=kπ/K+π/2K，其中，k=0，1，…，K-1。

由傅里葉變換可知，低通濾波器的頻譜包括正負對稱的兩部分。為使信道的劃分如圖1所示，需將濾波函數的頻譜全部移到正半軸，這里對濾波器的頻譜函數做如下變換

此時反映到頻域如圖2所示，因此，采用復FIR濾波器對輸入的實信號進行濾波。

1.2 基于多相結構濾波器的信道化原理

信道化的主要過程為，先將每個信道乘以，對信號做頻域的搬移，再經過低通濾波器，濾除高頻分量，并將頻率均降到基帶，做下變頻，最終進行抽取。信道化結構如圖3所示。

圖中，ωk表示第k信道的中心頻率，H(z)表示低通濾波器。但問題在于，每個信道的信號做完一系列計算之后，再作抽取，中間會有較多數據的計算損耗。因此，需要一種簡化的方法使計算變得更加高效。

根據圖3可知

此時只剩低通濾波和抽取兩部分，可用Noble等效再次化簡，為此先對FIR濾波器作如下變換

根據Noble等效，可將抽取移到FIR濾波之前，如圖5所示。

結合圖5并縱觀整個系統，容易發現x(n)可看成經過串并轉換之后分別進入各個信道，即x(n)的第n=mM+k周期的數據進入第k信道做運算。
此時已經完成多相濾波的結構簡化，回到本文的信道化方案中，根據式(3)和圖4，將z用 代替，則式(4)可作如下變換

則有最終的信道化高效結構如圖6所示，令每個信道FIR濾波器的輸出為yr(nM)，則總輸出為

從式(6)可看出，這是一個離散傅里葉變換的形式。因此，整個信道化的過程由FIR濾波和FFT兩部分組成。這大幅降低了運算量并節省了資源。

2 硬件實現

文中采用Xilinx系列芯片。假設輸入信號為0～32 MHz的實信號，由奈圭斯特采樣定理可知，FPGA的工作頻率定為64 MHz。0～32 MHz實信號的頻域在[-32 MHz，32 MHz]之間，若使每個信道的帶寬為1 MHz則需劃分64個信道。而做后續處理時，只計算[0，π]區間的32個信道輸出的信號即可。

由于工作頻率較低，而信道劃分較多，所以整個過程需采用串行方式處理。FPGA內部實現的總體框圖如圖7所示。

2.1 FIR濾波器的設計實現

FPGA內部的FIR濾波器實現結構，如圖8所示，512點的FIR濾波器，因共64個信道，所以每個信道要做8個乘法運算。每個信道FIR系數的確定及存儲順序參照式(4)，將參數存到ROM中，每個周期讀取8個系數，與輸入信號相乘，乘得的8個結果再做累加，則是每個信道經FIR計算的結果。因采用串行結構，故每個信道的計算結果會從輸出端口，按信道序號的順序，循環輸出。

2.2 FFT的設計實現

因為文中采用串行結構，所以FFT部分直接采用Xilinx芯片內部提供的IP Core即可。數據進入FFT模塊時，按各個信道順序輸入，但根據FFT的計算方法可知，經過蝶形運算后，輸出結果的順序會發生改變，此時可根據模塊中輸出口xK_index的值辨認某個周期輸出的是第幾信道的計算結果。因此在FPGA中做后續邏輯時，需注意計算結果與相應序號要保持對齊，以免計算錯誤。

3 Matlab仿真分析

利用Matlab進行仿真驗證。采樣頻率為64MHz，帶寬1MHz，若輸入為實信號頻率為15.7MHz，則信號與各信道的頻譜曲線如圖9所示。

圖10為16信道、49信道(即-16信道)、17信道、48信道(即-17信道)的輸出，及相應的頻譜圖。

由圖可見信號出現在第16信道內，信號頻率均落到[0 MHz，1 MHz]之間，符合設計要求。

4 結束語

介紹了一種基于多相濾波結構的信道化方法，該方法結構簡單、大幅節省了資源，并在FPGA上采用串行結構，完成了32信道的劃分。這種多信道的劃分和同時處理的能力，可較好地完成對目標信號的全概率截獲，在電子偵查領域具有較高的應用價值。此外，文中介紹的系統工作頻率較低，可采用串行結構節省資源。若信號和系統的工作頻率較高，則可采用并行結構，此時若需要，也可利用語言實現FFT的并行處理結構，以提高處理速度。