摘 要： 為了減少信道化接收機的資源消耗，對低通濾波器組實現信道化接收機的結構進行了研究。在前人將HB濾波器和FIR濾波器設計為多通道并采用時分復用方法的基礎上，將NCO和CIC濾波器也做了同樣處理，并在FPGA上分別實現了優化前后的兩種結構，通過硬件資源消耗情況的對比，驗證了此方法的有效性。在輸入數據為單一頻率正弦波的情況下，將信道化的結果導入Matlab進行分析，驗證了此方法的正確性。
?

0 引言

在日益惡劣的電磁環境中，信道化接收機因具有高靈敏度、大動態范圍、同步信號檢測等幾個理想的特點被廣泛應用于商業、監測、國防等領域[1-3]。常見的數字信道化接收機分為基于低通濾波器組和基于多相濾波器組的兩種結構[4]?；诙嘞酁V波器組結構的信道化接收機采用多相濾波的方法將輸入信號轉化為多路并行處理，適合多信道、大帶寬的高速數據接收；基于低通濾波器組結構的信道化接收機各個信道互相并聯，子信道之間相互獨立，靈活性高。但是隨著信道個數的增多，采用多路并聯的結構會造成資源的浪費。文獻[5]提出了基于相位旋轉的NCO設計方法，載波生成部分進行了改進，與傳統的算法相比可以節省超過50%的邏輯單元和存儲單元；文獻[6-8]提出了多通道復用的技術，將CIC下抽之后的HB和FIR濾波器設計為多通道結構，并采用時分復用的方法，最后在FPGA器件上進行了驗證，取得了比較可觀的效果。

本文分析了基于低通濾波器組結構的信道化接收機的結構和理論，在多通道復用技術的基礎上，對基于低通濾波器組結構的信道化接收機作了進一步優化，在子信道個數相同的前提下，通過與文獻[8]所提方法的資源消耗情況對比，證明了此方法的有效性。

1 信道化接收機模型

低通濾波器組實現數字信道化接收機，其每個子信道都是相互獨立的DDC結構，經射頻前端處理之后的中頻信號經過AD采樣、數字混頻、CIC抽取，半帶濾波、FIR濾波之后得到速率較低的信號，其中每個子信道參與數字混頻的本地載波由NCO產生，其頻率由子信道帶寬和中頻信號的頻率決定?；诘屯V波器組結構的信道化接收機的工程實現結構如圖1所示。

對接收信號的信道化處理是信道化接收機的主要功能之一。信道劃分分為均勻信道劃分和非均勻信道劃分，其中均勻信道劃分為最常見的信道劃分方式。均勻信道劃分又分為奇型劃分和偶型劃分兩種，如圖2所示。

其中，K是信道個數，ωk(k=0，1，2，3，…，K-1)是每個信道的中心頻率，每個信道間隔為2π/K，在均勻信道偶型劃分方式中，每個信道的中心頻率為：

在均勻信道奇型信道劃分方式中，每個信道的中心頻率為：

AD采樣之后的信號在每個信道內與不同的頻率混頻，然后再經低通濾波和抽取之后變成多路低速率信號，送給后端器件處理。

2 結構優化方法

基于低通濾波器組的信道化接收機每個子信道具有相同的信號處理單元和濾波特性，每個子信道的信號處理單元如圖3所示，相位旋轉法是利用每個信道中心頻率按照固定步進累加的特點，運用三角函數關系將每個信道的相互獨立的載波生成轉化為基頻加偏頻旋轉的方法，其優化涉及的范圍如圖3中方法一所示。文獻[8]中提出的組件復用的方法是基于每個子信道進行低通濾波的HB和FIR具有完全相同的系數和結構這一特性，將多通道并行結構轉換為時分復用串行結構，其優化涉及的范圍如圖3中方法二所示。

組件復用算法的提出是由于高速信號X(n)經CIC濾波抽取之后，其數據速率大大降低，在FPGA系統時鐘較高的情況下，通過時分復用的方法，將每個信道的數據依次送到濾波器中達到組件復用的目的。實際上，可以將CIC濾波器和NCO也設計成多通道的形式并采用組件復用的方式以節省資源，其優化涉及所有信號處理單元，如圖3方法三所示。至此，多通道并行處理的結構轉化為與單個通道信號處理完全一樣的結構，如圖4所示。