摘 要：針對高速大容量Flash芯片控制中面臨的高速可靠性不高與動態功耗大的問題，研究了一種將復雜狀態機操作映射到內嵌RAM上運行的方法。通過對內嵌RAM讀地址的切換，實現了等延時的狀態跳變與輸出控制。同時采用加強時鐘管理、分割組合邏輯來避免信號不必要的翻轉，極大地提高了時序運行的可靠性并降低了其動態功耗。實踐表明，該方法實現的Flash控制時序比傳統的狀態機在資源消耗和功耗方面均能降低50%以上，為復雜時序邏輯的實現提供了一個新思路。

引言

在FPGA對Flash控制操作中，有限狀態機（Finite State Machine，FSM）與多進程描述方式相比有著層次分明、結構清晰、易于修改和移植的明顯優勢而被廣泛應用。傳統狀態機在描述實現寄存器存儲狀態信息、組合邏輯產生下一個狀態和輸出值時，大量使用了FPGA的布線、查找表、寄存器等寶貴資源。

為了實現FPGA的可編程性，在其內部使用了大量的可編程邏輯開關。由于可編程邏輯開關的電阻較金屬線大得多，而且引入了大量的寄生電容，從而增加了電路功耗，降低了電路速度（研究表明，總動態功耗中62%來自于可編程布線資源）。而且大量組合邏輯容易受到布局布線延遲，在查找表的輸出端產生“毛刺”，當系統時鐘頻率、操作密度大幅提高時，極易引起時序邏輯錯誤。為此，研究了一種基于存儲器映射的有限狀態機邏輯實現方法，對FPGA資源進行選擇性使用，從而達到降低FPGA功耗、提高運行可靠性的目的。

1 、NAND Flash芯片接口及底層驅動實現

NAND Flash芯片是通過異步高性能I/O與主控芯片通信的，8位復用總線傳輸操作指令、操作地址以及數據，多個控制信號來區分總線接口狀態以及獲取芯片工作狀態，如圖1。

?

?

NAND Flash芯片控制器主要完成初始化、無效塊檢測、塊擦除、頁編程和頁讀取共5個基本操作模式。其中初始化操作與無效塊校驗是在系統上電后需要率先完成的操作，隨后控制器將進入到空閑狀態，并根據輸入的相應控制信號完成剩下的塊擦除、頁編程和頁讀取操作。各個操作模式都是狀態轉移實現一定時序的輸出與接收，并且用狀態機容易實現。以塊擦除為例，其中輸入信號有Erase_en、Earse_do和R/B 3個信號，輸出信號有CLE、ALE、WE、RE 4個信號，狀態轉移如圖2所示。

?

?

2、 基于存儲器映射的有限狀態機設計

2.1 基于優化資源配置的低功耗、高可靠設計思路

目前主流的FPGA芯片內部除含有查找表、觸發器、布線資源等基本邏輯資源外，還集成了塊RAM、分部式RAM、時鐘管理等多種豐富的資源。FPGA的可編程特性主要靠布線結構中的可編程開關連接可編程邏輯塊實現。

不同類型資源所消耗的動態功耗在FPGA總功耗中所占比例不同。其中總動態功耗的62%來自于布線資源，19%來自于時鐘網絡，而可編程邏輯塊只占動態功耗的19%。

根據FPGA中各種資源性能、功耗不同的現象，提出了一種新的設計思路，即在滿足系統性能的前提下，對FPGA資源進行優化選擇性使用，盡可能使用相對較低功耗的資源完成設計任務。將有限狀態機映射到FPGA內部RAM中執行，不僅可以減少布線資源的使用，從而降低FPGA的動態功耗，而且能夠消除高速狀態下切換布線延遲產生的錯誤或者無效狀態。

2.2 基于存儲器映射的有限狀態機設計方法

狀態機組合邏輯都可以抽象為一定輸入編碼與一定輸出編碼的對應，即當前狀態與輸入信號共同決定次態的編碼。為了能在塊RAM中執行有限狀態機，需要將狀態機的編碼及狀態轉移等信息映射到塊RAM中。具體方法為：塊RAM中每個存儲單元內容分為狀態機的狀態編碼信息與狀態機的輸出信息兩部分。由狀態機的當前編碼信息和狀態機的輸入信息一起構成下一個狀態編碼信息的存儲地址。

如果采用[D2:D0]表示Flash塊擦除狀態機的8個操作狀態、[D4:D3]表示分3次發送的操作塊地址信息、[D5]表示所用的兩個操作命令，則操作狀態編碼、地址編碼、命令編碼即可唯一確定該狀態機當前所處的狀態(具體編碼方式如圖3所示)。其中次態的高4位是狀態機向下一狀態轉化時的輸出值，用于對Flash芯片的控制；當前態的高3位是狀態機的輸入控制信號。采用這種編碼方式容易將圖2所示的有限狀態機表示為當前態與次態對應的真值表見表1。