Q1. 為啥要手工布局？
A1. 首先人比機器更聰明，更了解自己設計的需求和結構。其次在關鍵路徑上的手工布局能提高時序性能，使不滿足要求變成滿足要求。

Q2. 有沒有可能整個設計都用手工布局？
A2. 從原理上來說是沒有不可能的，但這是沒有必要的。我們只要保證最關鍵的路徑能滿足時序要求即可。

Q3. 手工布局牽涉哪些技術？
A3. RPM - Relatively Placed Macros （其實就是使用RLOC約束限制布局的相對關系）
DIRT - Directed Routing （不僅限制位置，還限制走線）
HardMacro - 硬核，記錄所有信息

Q4. Hard Macro 和 RPM + DIRT 的功能有什么區別嗎？
A4. RPM位置基于Slice，Slice-based RPM可以在Slice所有范圍內任意布局，不以CLB的位置作為分界。Grid-based RPM只是加入了BRAM乘法器之類的支持，原則上也跟CLB邊界無關。而Hard Macro只有在完全相同的結構內在可以移動，所以他的邊界至少是CLB，某些時候還需要考慮BRAM和乘法器的位置。

Q5. 什么是Slice-based RPM 和 Grid-based RPM？
A5. Slice-based 方法為整個器件內的slice設定坐標。看上去兩個相鄰的坐標位置實際上可能中間隔著一個BRAM。Grid-based則將整個器件統一編址，坐標系統看上去可能在某些地方會有缺少，但是不會造成上面提到的那種現象。

Q6. 什么時候用Slice-based RPM，什么時候又用Grid-based RPM呢？
A6. 如果RPM中包含既有Slice又有乘法器、DSP48、BRAM等器件的時候，就用Grid。如果RPM中只含有Slice，那么兩種都可以使用，但是用Slice-based更簡單一點，因為他的X和Y坐標都是逐個增加的。

Q7. 有什么工具可以用來做RPM？
A7. FloorPlanner和PlanAhead都可以生成包含RPM的UCF。我們也可以自己將一些約束添加到VHDL/Verilog中去。RPM規模較小時，后者更方便。用FPGA Editor生成DIRT約束時，也會同時產生相關路徑RPM的約束。

Q8. 通常RPM都是多大規模？
A8. 通常RPM只是規定關鍵路徑的位置，因此不會很大。比如3-5個寄存器之間的位置關系、BRAM和輸出數據的第一級寄存器的位置關系等等，這些都不涉及到很多的元件。當然FloorPlanner可以把整個已布局的設計都導出成RPM，但個人以為沒多大用處。

Q9. 用FloorPlanner建RPM的流程是什么？
A9. 參見Xapp422

Q10. 用PlanAhead建RPM的流程是什么？
A10. 導出Pblock就行。詳細文檔可以查閱PlanAhead User Guide。

Q11. 手動寫RPM的約束會很難嗎？
A11. 其實更簡單更方便。一個例子：

(* RLOC = "X1Y2" *)
reg e_reg;

另一個例子：

(* RLOC = "X0Y1" *)
FDCPE #(
.INIT(1'b0) // Initial value of register (1'b0 or 1'b1)
) FDCPE_a (
.Q(a_reg), // Data output
.C(clk), // Clock input
.CE(1'b1), // Clock enable input
.CLR(reset), // Asynchronous clear input
.D(a), // Data input
.PRE(1'b0) // Asynchronous set input
);

Q12. RPM的語法是什么？
A12. 最基本的就是RLOC約束的用法。參考Constraint Guide.

Q13. RPM有沒有什么輔助約束？
A13. RLOC_ORIGIN和RLOC_RANGE可以規定把某個RPM放在設計中的某個位置。 RPM可以建組（H_SET, U_SET, HU_SET）。幾個寄存器放在一個Slice里的時候，可以用BEL規定某個寄存器的位置，甚至還可以用LOCK_PINS約束規定某個寄存器IO的位置。這些約束的定義都在Constraint Guide中。

Q14. 怎么做DIRT呢？
A14. 打開FPGA Editor，打開布局布線好的ncd文件，選擇Tools --> Directed Routing Constraints...， 選中關心的網線，生成UCF或將約束顯示在FPGA Editor Console中，然后復制到HDL代碼或UCF中。更詳細的流程參考Constraint Guide -->DIRT.

Q15. 怎么做Hard Macro呢？
A15. 還是用FPGA Editor。將NCD存成NMC， 刪除不關心的邏輯，包括所有IO。與外部邏輯交互的端口通過Edit --> Add Hardmacro External Pin 添加Hard Macro Pin. 更詳細的流程參考AR10901.

Q16. 怎么用Hard Macro呢？
A16. 在設計源代碼中要使用Hard Macro的地方，就用一個Black Box就可以了。NMC文件放在工程目錄下。