許多嵌入式系統的開發者都對使用基于FPGA的SoC系統感興趣，但是基于傳統HDL硬件描述語言的FPGA開發工具和復雜流程往往會令他們望而卻步。為了解決這一問題，萊迪思的Propel工具套件提供了基于圖形化設計方法的設計環境，用于創建，分析，編譯和調試基于FPGA的嵌入式系統，從而完成系統軟硬件設計。

萊迪思的Propel工具套件由兩部分組成：PropelBuilder提供圖形化的SoC系統和硬件設計，通過拖放方式，選擇處理器和相關的外設與IP，通過圖形化的方式進行配置和連接，從而完成系統層面的硬件設計； Propel SDK通過圖形化的集成開發環境（IDE）和工具鏈，基于Builder提供的硬件信息，完成相對應的軟件開發。

在最新版本的萊迪思Propel(2024.1)中，“進一步簡化開發周期，改善軟硬件設計人員的體驗，使他們能夠專注于FPGA處理器系統的創新和優化。”仍然是不變的核心設計理念。

例如，具有拖放IP實例化和“構建即正確”的設計方法，大大增強了易用性；通過圖形化設計界面的易用性，輔之以命令行工具的快捷性，能夠靈活得滿足各種技能水平的設計人員的需要；集成的IP服務器和本地端IP倉庫，提供了豐富的IP資源，可以幫助開發人員在基于萊迪思的FPGA芯片上快速構建新的SoC嵌入式系統；SDK通過集成的IDE和工具鏈，中間庫，電路板級支持包（BSP），能快速實現軟件開發，編譯，調試，并協同硬件進行系統集成。

萊迪思Radiant是另一款適用于網絡邊緣應用的全功能、易于使用的工具套件，通過提供強大的優化和分析功能，實現快速和可預測的設計收斂。其模塊化、基于向導的圖形用戶界面可以直觀地引導用戶進行設計創建、綜合、約束輸入、設計分析、調試和編程等設計流程，讓軟件的易用性達到新的高度。在最新的更新中，Radiant已經可以支持Windows 10/11(64 bit)操作系統和Linux操作系統(Red Hat Enterprise Linux 7.9 64位、8.4或8.8 64位以及Ubuntu20.04或22.04 LTS 64位和CentOS 8.4)。

使用多功能行業標準的設計方法，為設計人員和嵌入式軟件開發者帶來信心，也是萊迪思軟件工具的特點。例如，Radiant使用了在FPGA行業中被廣泛用于設計約束的SDC格式文件，Propel SDK使用基于Eclipse的行業標準工具。同時，萊迪思綜合工具廣泛還覆蓋了各種設計入門語言，包括FPGA支持的所有標準語言，如VHDL、Verilog和System Verilog。在新版本中，與Verilog類似，Propel 2024.1增強了對VHDL的支持，用VHDL和Verilog編寫的RTL代碼可轉換為膠合邏輯組件，用于系統集成。

除此之外，萊迪思軟件工具集中還包括了智能規劃功能，比如Radiant和Diamond都可以顯示時序圖、功耗計算器、布線矩陣、物理布局和擁塞等信息，或者是設計中發生擁塞的位置并進行更改。

這意味著設計人員可以自定義實現方式以滿足他們的需求——如確保引腳正確放置，顯示模塊的位置和可優化的模塊等。通過此類高級優化功能，設計人員能夠為器件實現最佳的時序和面積優化。此外，精確的分析功能實現了設計的可視化，用戶可以通過相關報告，了解是否實現了設計結果。

與智能性、便捷性同等重要的是安全性。如今，網絡攻擊的頻率和復雜性正逐步增加，網絡安全和網絡保護恢復是所有應用設計人員要考慮的頭等大事。為了實現這一目標，萊迪思在其軟件中提供了行業領先的安全特性，尤其是Radiant和Propel設計軟件的最新版本現已支持全新的MachXO5D-NX FPGA系列和最新的Sentry解決方案集合。

總體而言，無論是經驗豐富的工程師還是剛剛入門的新手，無論面對的是簡單的應用還是復雜的嵌入式控制和數據處理系統，憑借直觀的界面和全面的功能，萊迪思軟件工具集都將幫助FPGA開發人員在其應用和系統開發中快速、高效地取得設計成功。