本文介紹了FPGA的完整設計流程，其中包括電路設計與輸入、功能仿真、綜合優化、綜合后仿真、實現與布局布線、時序仿真、板級仿真與臉證、調試與加載配置等主要步珠。并通過一個8-bit RISC CPU 的設計來例系統地介紹了利用多種EDA工具進行 FPGA協同設計的實現原理及方法近年來，隨著微電子學的迅速發展以及SoC（System on Chip ，片上系統） 技術在設計領域引起的深刻變革，EDA（Electornic Design Automatic ，電子設計自動化） 工具在系統設計中的地位愈發重要。特別是20 世紀90 年代后，電子系統已經由電路板級發展為ASIC（Application SpecificIntegrated Circuit ，專用集成電路），FPGA（Field Porgrammable Gate Array ，現場可編程門陣列） 以及嵌人式系統等多種模式，其中FPGA設計正是當前數字系統設計領域中的重要方式之一。

　　本文以Altera 公司的FPGA為目標器件，通過一個8-bit RISC CPU 的設計實例，系統地介紹了FPGA的完整設計流程以及開發過程中用到的多種EDA工具，包括Modelsim，Synplify，QuatrusII ，并重點說明如何使用這些EDA工具進行協同設計。1FPGA 的設計流程一般來說，完整的FPGA設計流程包括電路設計與輸人、功能仿真、綜合優化、綜合后仿真、實現與布局布線、時序仿真、板級仿真與驗證、調試與加載配置等主要步驟，如圖1 所示。電路設計與輸人是指通過某些規范的描述方式，將工程師的電路構思輸人給EDA工具，常用的設計方法有HDL（Hardwaer Description Language，硬件描述語言） 設計輸人法與原理圖設計輸人法。目前進行大型工程設計時，最常用的設計方法是HDL設計輸人法，它利于自頂向下設計以及模塊的劃分與復用，可移植性和通用性好，設計不因芯片的工藝與結構的不同而變化，更利于向ASIC移植。