萬物智能強大的連接能力將會把現(xiàn)有無數(shù)多個獨立的碎片化系統(tǒng)設備連接起來，比特增長的指數(shù)現(xiàn)在出現(xiàn)井噴預期。受到數(shù)據(jù)大規(guī)模回流需求驅(qū)動，數(shù)據(jù)中心市場將迎來快速增長機會。

　　事實上，數(shù)據(jù)中心應用商機蓬勃。包含云端應用、大數(shù)據(jù)、智慧交通、智慧城市，車聯(lián)網(wǎng)、智慧工廠等領域都可透過物聯(lián)網(wǎng)的布建，達到降低能耗/營運成本、提升操作效率等目標，因此業(yè)界正興起一波建立低功耗數(shù)據(jù)中心應用模式的風潮；而為了加速推動數(shù)據(jù)中心的建立，以軟件定義的硬件設計平臺正挾著低功耗、開放式、易于編程的優(yōu)勢快速崛起。

　　眾所周知，賽靈思在可編程邏輯領域占有領導性地位，此次為了強化數(shù)據(jù)中心競爭實力，進一步地推出了為數(shù)據(jù)中心帶來最佳單位功耗性能的針對OpenCL、C和 C++的軟件開發(fā)環(huán)境SDAccel，可有效解決CPU和GPU解決方案較高功耗和性能難以滿足需求等限制，進一步滿足未來數(shù)據(jù)中心易于編程、低功耗、高吞吐量和低時延等諸多應用需求。

賽靈思公司亞太區(qū)銷售與市場副總裁楊飛指出，與CPU/GPU相比，賽靈思FPGA方案單位功耗性能最大能提升到25倍。

　　賽靈思為何看重數(shù)據(jù)中心這盤生意？

　　楊飛表示，去年（2014財年）賽靈思營收約24億美元（包括無線/有線通信和數(shù)據(jù)中心），在大數(shù)據(jù)推動下，數(shù)據(jù)中心有望持續(xù)快速成長，未來混合應用場景預計高達10億美元。

　　如何克服數(shù)據(jù)中心嚴苛的功耗問題？

　　微處理器廠商竭盡全力地縮減特征尺寸，包括利用新型FinFET工藝，并在CPU中添加特殊的節(jié)電狀態(tài)，但這些仍不足以解決數(shù)據(jù)中心因集成日趨密集的服務器而造成的功耗危機。實際上負責處理標準因特網(wǎng)流量的大型數(shù)據(jù)中心一直在努力使功耗預算與電力公司的供電能力保持一致。當增加高分辨率視頻、圖像識別、深度包檢測以及并行算法處理等特殊要求時，就很難讓帶有標準CPU或GPU的PCI Express開發(fā)板將功耗預算保持在25 瓦以內(nèi)。

　　中國最大的搜索引擎提供商百度現(xiàn)已轉(zhuǎn)用深度神經(jīng)網(wǎng)絡（DNN）處理技術來解決語音識別、圖像搜索以及自然語言處理中存在的各種問題。公司迅速決策到當在線預測使用神經(jīng)反向傳播算法時，F(xiàn)PGA解決方案遠比CPU和GPU更容易進行擴展。百度開發(fā)的400Gflop軟件定義加速器，其所用的賽靈思Kintex?-7 480t-2l PCI Express FPGA開發(fā)板可以插入到任何類型的1U或2U服務器中。在不同工作負載下，百度發(fā)現(xiàn)Kintex 7 FPGA開發(fā)板的性能均比GPU高出4倍，比CPU則高出9倍，同時在實際生產(chǎn)系統(tǒng)中功耗僅為10-20W。百度指出應用FPGA解決方案的一大壁壘就是開發(fā)時間長，百度建議利用Xilinx SDAccel環(huán)境提供的相應軟件工具來解決這個問題。

　　大型數(shù)據(jù)中心需要令人信服的FPGA實用功能， 微軟的案例就是一個有力的證明。在2014年年初，微軟啟動了一項計劃——使用FPGA加速Bing搜索排名。微軟公司服務器工程副總裁Kushadra Vaid最近在Linley處理器大會上的一次主題演講中展示了使用1632臺帶PCIe FPGA加速卡的服務器試生產(chǎn)結果。相對于未加速的服務器，微軟實現(xiàn)方案的吞吐量提高了2倍，而時延和成本分別降低了29%和30%。盡管Vaid展示了ASIC可以提供極高的效率，但他表示他們根本無法趕上快速變化的需求。一直阻礙FPGA在這些數(shù)據(jù)中心應用中更廣泛使用的原因就是缺乏一款高效優(yōu)化的編譯器和相關開發(fā)環(huán)境，以滿足數(shù)十年在面向通用CPU和GPU架構的編譯器上工作的需求。

　　楊飛表示，在CPU和GPU單位功耗性能遭遇功耗天花板，為應對數(shù)據(jù)中心市場帶來的嚴苛低功耗挑戰(zhàn)，賽靈思挾SDAccel軟件環(huán)境、28nm硬件市場優(yōu)勢（全球PLD市場占有率約為71%）、Vivado設計套件和ASIC級芯片技術開發(fā)能力，猛攻十萬單位量級的小于25W的標準服務器市場。

　　賽靈思從事特定領域規(guī)范環(huán)境的開發(fā)工作將近十年。數(shù)據(jù)中心管理人員和服務器/交換機OEM廠商對數(shù)據(jù)中心性能的關注有助于推動向統(tǒng)一環(huán)境縱深發(fā)展，從而在數(shù)據(jù)中心應用中實現(xiàn)設計優(yōu)化。因此，用于加速的軟件定義開發(fā)環(huán)境SDAccel應運而生。SDAccel的編譯器技術建立在賽靈思于2011年年初收購AutoESL時獲得的高層次綜合（HLS）技術的基礎上。賽靈思在過去三年多時間里進一步開發(fā)該技術，并將其作為產(chǎn)品供貨給1000多名FPGA客戶。與此同時，賽靈思還將該技術從針對C和C++擴展到了現(xiàn)在能夠優(yōu)化本地OpenCL代碼的編譯工作。

　　為什么是SDAccel？

　　有越來越多的CPU/GPU廠商、服務器OEM廠商以及數(shù)據(jù)中心管理員都開始接受OpenCL，這表明各方都認識到了針對單一處理器架構的基于C的優(yōu)化編譯器只能在服務器機架中實現(xiàn)較小的總體功耗削減，即使處理器采用20nm以下工藝并進入特殊的省電模式亦是如此。對于大量使用DSP和圖形的應用領域來說，例如數(shù)據(jù)挖掘與智能、3D可視化，以及微生物學、金融貿(mào)易和類似垂直市場中的并行算法開發(fā)，一段時間以來這個問題尤為明顯。

　　到目前為止，私企或?qū)W術界都未能在統(tǒng)一的FPGA設計充分發(fā)揮OpenCL的強大功能。SDAccel開發(fā)環(huán)境使開發(fā)人員可以在x86目標板上執(zhí)行高效的編譯迭代，用自動生成的周期精確內(nèi)核模型進行仿真，并執(zhí)行協(xié)同仿真與驗證。隨后，可針對FPGA架構編譯優(yōu)化設計方案。

　　利用FPGA實現(xiàn)低功耗數(shù)據(jù)中心不可能一蹴而就。百度、戴爾、微軟等公司對新設計方法的推廣將有助于提升新型異構服務器的認知度，同時，HSA聯(lián)盟將在OpenCL使用標準化過程中起到類似作用，或許會在幾年內(nèi)使并行語言成為標準語言。

　　不過，要發(fā)揮OpenCL FPGA的最大效用，需要的不僅是目前所提供的點式編譯工具。SDAccel不僅使加速內(nèi)核接近傳統(tǒng)CPU和GPU，甚至超越它們以往的性能，而且還能簡化面向未來低功耗異構數(shù)據(jù)中心的FPGA產(chǎn)品的開發(fā)工作。

　　還有一點可能大家都比較關注的，那就是對于已習慣于CPU或GPU開發(fā)環(huán)境平臺的工程師專家們，SDAccel是如何解決平臺過渡的問題的？

　　楊飛指出，賽靈思已經(jīng)想工程技術開發(fā)人員之所想，SDAccel軟件環(huán)境本身就是類CPU/GPU開發(fā)環(huán)境，因此在開發(fā)環(huán)境相似前提下，SDAccel將非常容易上手。
?