01

功能和特點

Verilog是一種硬件描述語言，用于描述數字電路的結構和行為。與傳統的編程語言不同，Verilog更加注重電路的行為和時序特性。它能夠精確地描述數字電路中的邏輯功能、寄存器、組合邏輯等元素，并且可以模擬電路在不同輸入下的輸出結果。

Verilog特點

·硬件級描述：Verilog可以直接描述數字電路的結構和行為，而不需要過多的關注底層硬件細節。這使得設計者能夠更加專注于電路功能和性能的實現。

高層抽象：Verilog提供了高層抽象的能力，可以使用模塊化的方式組織電路設計。這樣可以方便地復用已有的模塊，提高設計效率。

仿真支持：Verilog可以通過仿真工具進行功能驗證和時序分析，幫助設計者發現和解決潛在的問題。仿真還可以用于驗證設計在不同輸入情況下的正確性。

綜合與實現：Verilog可以通過綜合工具將代碼轉化為實際的硬件電路，然后進行布局布線和實際物理設計。這使得設計者能夠更好地了解設計的資源占用和時序約束。

ONE

下面介紹Verilog的一些基礎知識：

02

模塊描述

Ⅰ模塊定義

Verilog程序由一個或多個模塊組成。模塊是Verilog中的最基本單位，用于描述特定的電路功能。以下是一個簡單的模塊定義的示例：

在上面的示例中，我們定義了一個名為my_module的模塊，它有兩個輸入（a和b）和一個輸出（c）；

注意事項：每個模塊應單獨處于一個.v文件中，模塊名即為文件名（規范代碼！）

Ⅱ 模塊輸入輸出信號

輸入：input

輸出：output

在上述模塊中我們用到了input輸入信號，通過模塊的輸入輸出端口都可以看出模塊的信號，若不寫信號類型則默認為wire類型信號~

Ⅲ 模塊實例化

如下圖所示，top_module的兩個輸入端口連接到次級模塊(mod_a)的輸入端口，那如何在top_module模塊模塊中使用mod_a模塊的功能呢？這就需要通過模塊實例化，可以把top_module看成C語言中的主函數，次級模塊mod_a看成普通函數，這樣就可以在主函數中調用其他函數來完成相應的功能~

在top_module中實例化mod_a的方式為：

模塊實例化語法：模塊名 實例名(定義連接port的信號);

03

邏輯塊(always、generate)

Ⅰalways邏輯塊

always塊可構建 組合邏輯塊 和 時序邏輯塊，復雜的邏輯操作都需要處于該邏輯塊中，如if、case、for等；

1、組合邏輯塊

① always邏輯塊中任意信號變化時立即觸發，執行begin - end之間的語句；

② begin - end用于將多條語句組成一個代碼塊，只有一條語句時可省略；

2、時序邏輯塊

① clk 信號的上升沿觸發；

② posedge:? 上升沿；

③ negedge: 下降沿；

Ⅱ generate邏輯塊

generate主要結合for循環使用，主要用途有：

·?對向量中的多個位進行重復操作；

·?對同一個模塊進行多次重復實例化(主要用途)；

1、操作向量：

2、模塊重復多次實例化：

注意：模塊多次實例化時必須寫每個begin_end結構的名稱(gen_mod_a)；

04

賦值方式

Verilog 中賦值方式有三種：連續賦值、阻塞賦值、非阻塞賦值；

1、連續賦值（assign）

該語句表示把x和y兩個信號進行連接，真實的物理連接！

不能在always塊中使用；

2、阻塞賦值（=）

在組合always塊中用阻塞式賦值；

執行順序：按照begin_end語句塊中的順序依次執行，上述輸出結果為：out1 = a ，out2 = b；

3、非阻塞賦值（<=）

① 時序always塊中用非阻塞賦值；

② 執行順序：begin_end中所有語句并行執行，上述輸出結果為：out1 = a ，out2 = a；

05

一些小建議

Verilog編程語言廣泛應用于數字電路設計、FPGA設計、芯片設計等領域。無論是從事硬件設計的工程師，還是對數字電路感興趣的學生，都可以通過學習Verilog來提高自己的設計能力。

當然，學習Verilog并不是一蹴而就的過程。初學者可以通過閱讀相關的教材和資料，進一步學習Verilog的內部原理和基礎語法。此外，還可以結合實際的電路設計案例進行練習，逐步提高自己的編程能力。

總而言之，Verilog是一種強大的硬件描述語言，用于描述數字電路的結構和行為。它具有硬件級描述、高層抽象、仿真支持和綜合與實現等特點，廣泛應用于數字電路設計領域。如果你對數字電路設計感興趣，那么Verilog是你需要掌握的必不可少的技能之一 ~

審核編輯：劉清