新思科技宣布新思科技設計平臺(Synopsys Design Platform)已通過臺積電最新系統整合芯片3D芯片堆棧(chip stacking)技術的認證,其全平臺的實現能力,輔以具備高彈性的參考流程,能協助客戶進行行動運算、網絡通訊、消費性和汽車電子應用,對于高效能、高連結和多芯片技術等設計解決方案的部署。
新思科技設計平臺是以設計實作與簽核解決方案為中心,其大量的參考方法包括先進的貫穿介電導通孔建模、多芯片布局攫取、實體平面規劃和實作,以及寄生萃取與時序分析和可高度擴展的實體驗證。
臺積電設計建構管理處資深處長Suk Lee表示,系統頻寬與復雜度的挑戰促成創新產品的問世,臺積電推出全新的3D整合技術,并藉由有效的設計實作將高度差異化產品推向市場,本次與新思科技持續的合作關系,為臺積電創新的SoIC先進芯片堆棧技術提供了可擴展的方法,期待雙方客戶能受惠于這些先進的技術和服務,以實現真正的系統級封裝。
新思科技設計事業群聯席總經理Sassine Ghazi指出,新思科技與臺積電近期的合作成果,將可在系統規模和系統效能上帶來突破性的進展,新思科技的數位設計平臺以及雙方共同開發的相關方法,將使設計人員在布署新一代多芯片解決方案時,能更有信心符合嚴格的時程規劃。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
芯片
+關注
關注
463文章
54010瀏覽量
465984 -
臺積電
+關注
關注
44文章
5803瀏覽量
176299 -
新思科技
+關注
關注
5文章
957瀏覽量
52894
發布評論請先 登錄
相關推薦
熱點推薦
化圓為方,臺積電整合推出最先進CoPoS半導體封裝
電子發燒友網綜合報道 近日,據報道,臺積電將持續推進先進封裝技術,正式整合CoWoS與FOPLP,推出新一代CoPoS工藝。 ? 作為
今日看點丨臺積電開除多名違規獲取2納米芯片信息的員工,蘋果腦控實機視頻曝光
? ? 違規獲取2納米芯片信息,臺積電開除多名員工 據《日經亞洲》報道,臺積
發表于 08-06 09:34
?1805次閱讀
臺積電正面回應!日本芯片廠建設不受影響,仍將全速推進
近日,有關臺積電放緩日本芯片制造設施投資的傳聞引發業界關注。據《華爾街日報》援引知情人士消息,臺積
美國芯片“卡脖子”真相:臺積電美廠芯片竟要運回臺灣封裝?
美國芯片供應鏈尚未實現完全自給自足。新報告顯示,臺積電亞利桑那州工廠生產的芯片,因美國國內缺乏優質封裝服務,需空運至中國臺灣完成封裝,以滿足
Cadence攜手臺積公司,推出經過其A16和N2P工藝技術認證的設計解決方案,推動 AI 和 3D-IC芯片設計發展
:CDNS)近日宣布進一步深化與臺積公司的長期合作,利用經過認證的設計流程、經過硅驗證的 IP 和持續的技術協作,加速
TechWiz LCD 3D應用:撓曲電效用仿真
完成后在TechWiz LCD 3D中加載并進行相關參數設置
2.2在TechWiz LCD 3D軟件中開啟應用撓曲電效應的功能
2.3其它設置
液晶設置
電壓條件設置
光學分析部分,添加偏振片
結果查看
3.1 V-T
發表于 05-14 08:55
西門子與臺積電合作推動半導體設計與集成創新 包括臺積電N3P N3C A14技術
西門子和臺積電在現有 N3P 設計解決方案的基礎上,進一步推進針對臺積電 N
發表于 05-07 11:37
?1523次閱讀
從焊錫膏到3D堆疊:材料創新如何重塑芯片性能規則?
在摩爾定律逼近物理極限的當下,先進封裝技術正成為半導體行業突破性能瓶頸的關鍵路徑。以系統級封裝(SiP)、晶圓級封裝(WLP)、3D堆疊、Chiplet異構集成為代表的顛覆性方案,正重新定義芯
Marvell展示2納米芯片3D堆疊技術,應對設計復雜性挑戰!
隨著現代科技的迅猛發展,芯片設計面臨著前所未有的挑戰。特別是在集成電路(IC)領域,隨著設計復雜性的增加,傳統的光罩尺寸已經成為制約芯片性能和功能擴展的瓶頸。為了解決這一問題,3D堆疊技術
新思科技宣布自家設計平臺已通過臺積電最新系統整合芯片3D芯片堆棧技術的認證
評論