国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

新思科技宣布自家設計平臺已通過臺積電最新系統整合芯片3D芯片堆棧技術的認證

半導體動態 ? 來源:工程師吳畏 ? 2019-05-07 16:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

新思科技宣布新思科技設計平臺(Synopsys Design Platform)已通過臺積電最新系統整合芯片3D芯片堆棧(chip stacking)技術的認證,其全平臺的實現能力,輔以具備高彈性的參考流程,能協助客戶進行行動運算、網絡通訊、消費性和汽車電子應用,對于高效能、高連結和多芯片技術等設計解決方案的部署。

新思科技設計平臺是以設計實作與簽核解決方案為中心,其大量的參考方法包括先進的貫穿介電導通孔建模、多芯片布局攫取、實體平面規劃和實作,以及寄生萃取與時序分析和可高度擴展的實體驗證。

臺積電設計建構管理處資深處長Suk Lee表示,系統頻寬與復雜度的挑戰促成創新產品的問世,臺積電推出全新的3D整合技術,并藉由有效的設計實作將高度差異化產品推向市場,本次與新思科技持續的合作關系,為臺積電創新的SoIC先進芯片堆棧技術提供了可擴展的方法,期待雙方客戶能受惠于這些先進的技術和服務,以實現真正的系統級封裝。

新思科技設計事業群聯席總經理Sassine Ghazi指出,新思科技與臺積電近期的合作成果,將可在系統規模和系統效能上帶來突破性的進展,新思科技的數位設計平臺以及雙方共同開發的相關方法,將使設計人員在布署新一代多芯片解決方案時,能更有信心符合嚴格的時程規劃。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54010

    瀏覽量

    465984
  • 臺積電
    +關注

    關注

    44

    文章

    5803

    瀏覽量

    176299
  • 新思科技
    +關注

    關注

    5

    文章

    957

    瀏覽量

    52894
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    CoWoS平臺微通道芯片封裝液冷技術的演進路線

    在先進封裝技術,特別是CoWoS(Chip on Wafer on Substrate)平臺上的微通道
    的頭像 發表于 11-10 16:21 ?3149次閱讀
    <b class='flag-5'>臺</b><b class='flag-5'>積</b><b class='flag-5'>電</b>CoWoS<b class='flag-5'>平臺</b>微通道<b class='flag-5'>芯片</b>封裝液冷<b class='flag-5'>技術</b>的演進路線

    思科技旗下Ansys仿真和分析解決方案產品組合通過公司認證

    思科技近日宣布,其旗下的Ansys仿真和分析解決方案產品組合通過公司
    的頭像 發表于 10-21 10:11 ?586次閱讀

    MediaTek采用2納米制程開發芯片

    MediaTek 今日宣布,MediaTek 首款采用 2 納米制程的旗艦系統芯片(So
    的頭像 發表于 09-16 16:40 ?1099次閱讀

    化圓為方,整合推出最先進CoPoS半導體封裝

    電子發燒友網綜合報道 近日,據報道,將持續推進先進封裝技術,正式整合CoWoS與FOPLP,推出新一代CoPoS工藝。 ? 作為
    的頭像 發表于 09-07 01:04 ?4703次閱讀

    今日看點丨開除多名違規獲取2納米芯片信息的員工,蘋果腦控實機視頻曝光

    ? ? 違規獲取2納米芯片信息,開除多名員工 據《日經亞洲》報道,
    發表于 08-06 09:34 ?1805次閱讀

    正面回應!日本芯片廠建設不受影響,仍將全速推進

    近日,有關放緩日本芯片制造設施投資的傳聞引發業界關注。據《華爾街日報》援引知情人士消息,
    的頭像 發表于 07-08 11:29 ?868次閱讀

    美國芯片“卡脖子”真相:美廠芯片竟要運回臺灣封裝?

    美國芯片供應鏈尚未實現完全自給自足。新報告顯示,亞利桑那州工廠生產的芯片,因美國國內缺乏優質封裝服務,需空運至中國臺灣完成封裝,以滿足
    的頭像 發表于 07-02 18:23 ?1435次閱讀

    2nm良率超 90%!蘋果等巨頭搶單

    當行業還在熱議3nm工藝量產進展時,已經悄悄把2nm技術推到了關鍵門檻!據《經濟日報》報道,
    的頭像 發表于 06-04 15:20 ?1285次閱讀

    思科技攜手公司開啟埃米級設計時代

    思科技近日宣布持續深化與公司的合作,為公司的先進工藝和先進封裝
    的頭像 發表于 05-27 17:00 ?1190次閱讀

    Cadence攜手公司,推出經過其A16和N2P工藝技術認證的設計解決方案,推動 AI 和 3D-IC芯片設計發展

    :CDNS)近日宣布進一步深化與公司的長期合作,利用經過認證的設計流程、經過硅驗證的 IP 和持續的技術協作,加速
    的頭像 發表于 05-23 16:40 ?1852次閱讀

    TechWiz LCD 3D應用:撓曲效用仿真

    完成后在TechWiz LCD 3D中加載并進行相關參數設置 2.2在TechWiz LCD 3D軟件中開啟應用撓曲效應的功能 2.3其它設置 液晶設置 電壓條件設置 光學分析部分,添加偏振片 結果查看 3.1 V-T
    發表于 05-14 08:55

    西門子與合作推動半導體設計與集成創新 包括N3P N3C A14技術

    西門子和在現有 N3P 設計解決方案的基礎上,進一步推進針對臺 N
    發表于 05-07 11:37 ?1523次閱讀

    從焊錫膏到3D堆疊:材料創新如何重塑芯片性能規則?

    在摩爾定律逼近物理極限的當下,先進封裝技術正成為半導體行業突破性能瓶頸的關鍵路徑。以系統級封裝(SiP)、晶圓級封裝(WLP)、3D堆疊、Chiplet異構集成為代表的顛覆性方案,正重新定義
    的頭像 發表于 04-10 14:36 ?1400次閱讀
    從焊錫膏到<b class='flag-5'>3D</b>堆疊:材料創新如何重塑<b class='flag-5'>芯片</b>性能規則?

    全球芯片產業進入2納米競爭階段:率先實現量產!

    隨著科技的不斷進步,全球芯片產業正在進入一個全新的競爭階段,2納米制程技術的研發和量產成為了各大芯片制造商的主要目標。近期,
    的頭像 發表于 03-25 11:25 ?1412次閱讀
    全球<b class='flag-5'>芯片</b>產業進入2納米競爭階段:<b class='flag-5'>臺</b><b class='flag-5'>積</b><b class='flag-5'>電</b>率先實現量產!

    Marvell展示2納米芯片3D堆疊技術,應對設計復雜性挑戰!

    隨著現代科技的迅猛發展,芯片設計面臨著前所未有的挑戰。特別是在集成電路(IC)領域,隨著設計復雜性的增加,傳統的光罩尺寸已經成為制約芯片性能和功能擴展的瓶頸。為了解決這一問題,3D堆疊技術
    的頭像 發表于 03-07 11:11 ?1139次閱讀
    Marvell展示2納米<b class='flag-5'>芯片</b><b class='flag-5'>3D</b>堆疊<b class='flag-5'>技術</b>,應對設計復雜性挑戰!