汽車級時鐘發生器CDCE6214Q1TM：特性與應用解析

在電子設備的設計中，時鐘發生器是確保系統穩定運行的關鍵組件之一。今天，我們要深入探討的是德州儀器（TI）推出的CDCE6214Q1TM，這是一款專門為汽車應用設計的4通道、超低功耗、中等抖動的時鐘發生器。

文件下載：cdce6214q1tm.pdf

1. 核心特性亮點

1.1 汽車級認證與安全特性

CDCE6214Q1TM通過了AEC - Q100汽車應用認證，溫度等級為2級（ - 40°C至 + 105°C），具備功能安全能力，還提供相關文檔輔助功能安全系統設計，這為汽車電子系統的可靠性提供了堅實保障。

1.2 高性能PLL與低抖動輸出

它采用了可配置的高性能、低功耗frac - N PLL，在不同模式下的RMS抖動表現出色。整數模式下，差分輸出典型值為350 fs，最大值為600 fs；LVCMOS輸出典型值為1.05 ps，最大值為1.5 ps。分數模式下，差分輸出典型值為1.7 ps，最大值為2.1 ps；LVCMOS輸出典型值為2.0 ps，最大值為4.0 ps。這種低抖動特性對于對時鐘精度要求極高的汽車電子系統至關重要。

1.3 廣泛的兼容性與靈活性

• 輸入兼容性：支持PCIe Gen1/2/3/4（帶SSC）和Gen 1/2/3/4/5（不帶SSC），內部VCO范圍為2.335 GHz至2.625 GHz。具有通用時鐘輸入，兩個參考輸入可實現冗余，支持差分AC耦合或LVCMOS（10 MHz至200 MHz）以及晶體（10 MHz至50 MHz）輸入。
• 輸出靈活性：四個通道分頻器可提供高達五種獨特的輸出頻率，范圍從24 kHz至328.125 MHz。輸出類型包括LVDS-like、LP - HCSL或LVCMOS，可在OUT0 - OUT4引腳靈活配置。還具備無毛刺輸出分頻器切換和輸出通道同步功能，可通過低電平有效GPIO和寄存器單獨控制輸出使能。

1.4 低功耗與小尺寸優勢

典型功耗方面，4輸出通道為65 mA，1輸出通道為23 mA。采用24引腳VQFN（4 mm × 4 mm）封裝，小尺寸設計節省了電路板空間，同時也降低了功耗，符合汽車電子對空間和能耗的嚴格要求。

2. 內部結構與工作原理

2.1 參考輸入模塊

參考時鐘可通過SECREF_P和SECREF_N引腳或PRIREF_P和PRIREF_N引腳輸入。該模塊有多種輸入階段，可適應不同的時鐘參考源，如晶體、差分和單端LVCMOS輸入。通過寄存器編程可選擇不同的輸入模式，在差分模式下需要外部AC耦合電容，而在晶體或LVCMOS模式下，偏置電路會斷開。參考MUX可選擇PLL的參考時鐘，可通過REFSEL引腳或寄存器設置進行選擇。此外，還可通過參考分頻器或時鐘倍增器對參考時鐘進行進一步的倍頻或分頻。

2.2 鎖相環（PLL）模塊

CDCE6214Q1TM擁有完全集成的PLL電路。在鑒相器中比較參考相位和內部反饋相位的誤差，結果通過電荷泵傳輸到集成環路濾波器，濾波器輸出的控制電壓用于調節內部壓控振蕩器（VCO）。VCO的頻率通過反饋分頻器（N計數器）反饋回鑒相器。支持整數和分數 - N PLL模式，在分數模式下可實現一階、二階或三階MASH操作，24位分子和分母可實現0 ppb的頻率精度。鑒相器頻率在1 MHz至100 MHz之間，實時鎖相檢測器可提供PLL的鎖定狀態。

2.3 時鐘分配模塊

VCO輸出連接到兩個可單獨配置的預分頻器PSA和PSB，它們可獨立配置為1/4、1/5或1/6的分頻值。時鐘分配由四個輸出通道組成，每個通道包含一個具有無毛刺切換和同步功能的整數分頻器（IOD）。IOD可由PSA、PSB或參考時鐘提供信號，也可旁路以提供參考時鐘輸出。輸出通道包括一個可調節壓擺率的LVCMOS輸出OUT0，以及兼容多種信號標準的OUT1 - OUT4通道。

3. 應用領域與設計要點

3.1 應用領域

• PCIe時鐘：支持PCIe Gen 1 - Gen 5時鐘，為高速數據傳輸提供穩定的時鐘信號。
• ADAS系統：在高級駕駛輔助系統的傳感器融合中，確保各個傳感器和處理器之間的時鐘同步，提高系統的可靠性和響應速度。
• 汽車信息娛樂系統：為汽車頭單元和eAVB提供精確的時鐘，保障音頻和視頻的高質量傳輸。
• 數據中心與企業計算：在服務器和數據存儲設備中，提供穩定的時鐘信號，確保數據處理的準確性和高效性。

3.2 設計要點

• 電源設計：提供多個電源引腳，每個電源支持1.8 V、2.5 V或3.3 V，內部LDO為內部模塊供電。VDD_REF為控制引腳和串行接口供電，因此上拉電阻應連接到與VDD_REF相同的電源域。在電源上電順序上，建議同時施加所有VDD電源或先施加VDDREF。同時，要對每個電源進行去耦處理，可使用鐵氧體磁珠隔離不同電源，并根據布局優化去耦電容的選擇。
• 布局設計：輸入和輸出應使用接地屏蔽隔離，將輸入和輸出作為差分對布線。在生成多個頻率時，要隔離相鄰的輸出。晶體區域應單獨隔離，連接晶體封裝的接地焊盤并填充相鄰區域。盡量避免布線中的阻抗突變，使用多個過孔將熱焊盤連接到實心接地平面，將小電容值的去耦電容靠近電源引腳放置。

4. 編程與配置

4.1 I2C串行接口

CDCE6214Q1TM提供了與I2C兼容的串行接口，用于寄存器和EEPROM訪問。在回退模式下，I2C目標地址為67h；在其他模式下，當接口可用時，I2C目標地址為68h。設備支持標準模式（100 kHz）和快速模式（400 kHz）的I2C通信。

4.2 EEPROM編程

設備包含EEPROM，可用于存儲配置信息。EEPROM具有循環冗余校驗（CRC）功能，可在啟動時進行CRC計算并與存儲的CRC值進行比較。編程EEPROM有寄存器提交和直接訪問兩種方法。在寄存器提交方法中，將設備寄存器的所有位復制到EEPROM；在直接訪問方法中，直接通過地址和數據位字段訪問EEPROM。

5. 總結

CDCE6214Q1TM憑借其高性能、低功耗、靈活性和可靠性，成為汽車電子及其他相關領域時鐘解決方案的理想選擇。在實際設計中，工程師需要根據具體應用需求，合理配置輸入輸出、電源和布局，以充分發揮該時鐘發生器的優勢。你在使用類似時鐘發生器時遇到過哪些挑戰呢？歡迎在評論區分享你的經驗。