CDCE421A：高性能低相位噪聲時鐘發生器的深度解析

在電子設計領域，時鐘發生器的性能對整個系統的穩定性和可靠性起著至關重要的作用。今天，我們就來深入探討德州儀器（TI）推出的CDCE421A，一款高性能、低相位噪聲的時鐘發生器。

文件下載：cdce421a.pdf

一、CDCE421A的主要特性

1. 電源與輸出類型

CDCE421A采用3.3V單電源供電，支持LVPECL或LVDS輸出模式。這種設計使得它在不同的應用場景中都能靈活適配，滿足多樣化的需求。

2. 高性能時鐘乘法器

它集成了晶體振蕩器電路和頻率合成器，能夠實現高效的時鐘信號處理。其低輸出抖動特性尤為突出，典型的RMS抖動僅為380fs（從10kHz到20MHz），這對于對時鐘精度要求極高的應用來說至關重要。

3. 低相位噪聲

在高頻（如708 - MHz LVPECL）下，CDCE421A表現出出色的低相位噪聲性能。通常在離載波10kHz處為 - 109dBc/Hz，在10MHz處為 - 146dBc/Hz，有效減少了信號干擾，提高了系統的穩定性。

4. 輸入與輸出頻率范圍

支持27.35MHz至38.33MHz的晶體或LVCMOS輸入頻率，輸出頻率范圍則從10.9MHz到766.7MHz以及875.2MHz到1175MHz，覆蓋了較寬的頻率區間，適用于多種不同頻率需求的應用。

5. 輸出接口

提供LVDS和LVPECL兩種輸出接口。LVDS輸出適用于10.9 - MHz至400 - MHz的頻率范圍，具有100 - Ω差分片外終端；LVPECL輸出則適用于10.9 - MHz至1.175 - GHz的頻率范圍，滿足不同的高速數據傳輸需求。

6. 內部結構與功耗

內部集成了兩個電壓控制振蕩器（VCO），支持寬輸出頻率范圍，同時還配備了可編程環路濾波器。在功耗方面，3.3V供電時，LVDS模式下典型功耗為274mW，LVPECL模式下為250mW，具有較好的節能效果。

7. 其他特性

具備芯片使能控制引腳，方便對設備進行開關控制；采用簡單的串行接口，允許在制造后進行編程；集成了片上非易失性存儲器（EEPROM），無需施加高電壓即可存儲設置；采用4 - mm × 4 - mm QFN - 24封裝，體積小巧，便于集成；ESD保護超過2kV（HBM），提高了設備的可靠性；工作溫度范圍為 - 40°C至 + 85°C，適用于工業環境。

二、工作原理與輸出頻率計算

CDCE421A內部有兩個基于LC的低噪聲電壓控制振蕩器（VCO），工作在1.750 - GHz至2.350 - GHz頻率范圍。它還集成了晶體振蕩器，與外部AT - 切割晶體配合，為基于鎖相環（PLL）的頻率合成器提供穩定的頻率參考。 輸出頻率（(f{OUT})）與輸入晶體頻率（(f{XTAL})）成正比，通過預分頻器、反饋分頻器、輸出分頻器和VCO選擇來設置輸出頻率。計算公式為： [f{XTAL}=left(frac{Output Divider}{Feedback Divider}right) × f{OUT}] 其中，輸出分頻器取值為1、2、4、8、16和32；反饋分頻器取值為12、16、20和32，且反饋分頻器會根據預分頻器設置自動調整，預分頻器和反饋分頻器的乘積應在60至64之間，以維持穩定的控制環路。

三、引腳描述與功能

四、設備設置與配置

1. 晶體頻率選擇

通過查詢相關表格（如文檔中的Table 2和Table 3），可以根據所需的輸出頻率確定對應的輸入晶體頻率、VCO選擇、輸出分頻器、預分頻器設置和反饋分頻器。例如，若要生成622.08MHz的輸出頻率，根據表格可知應選擇VCO1，輸出分頻器為1，預分頻器設置為3，然后通過公式計算出所需的AT - 切割晶體頻率為31.154MHz。

2. 串行接口與控制

CDCE421A采用TI專有的接口協議，可通過單個輸入引腳（SDATA）進行配置和編程。該接口僅支持向設備寫入數據，若要讀取寄存器內容，可在輸入引腳發送讀取命令，并監測輸出引腳（LVDS或LVPECL）。在EEPROM編程階段，設備需要3.3V ± 300mV的穩定電源電壓，以確保數據安全寫入。

五、編程與操作模式

1. 編程命令

CDCE421A有多種編程命令，如進入編程模式（001100）、進入寄存器回讀模式（111011）、寫入不同的字（如Write to Word0 - Word5）以及各種狀態機跳轉命令等。每個命令都有特定的時序要求，必須按照規定順序和時間發送，否則會導致超時。

2. 進入編程模式

進入編程模式時，需要向SDATA寫入特定的序列（如'001100'）。通過將輸入信號SDATA延遲時間(t_{5})得到SDATADELAYED信號，用于鎖存SDATA。文檔中詳細給出了編程時序參數（如(t{1}) - (t{7})、(t{R})和(t_{F})）的要求。

3. EEPROM編程

EEPROM編程時，首先要將所有寄存器加載到RAM中，然后進入EEPROM編程狀態（有帶鎖定和不帶鎖定兩種模式）。在編程狀態下，需要等待至少10ms，確保數據安全保存到EEPROM中。最后，通過狀態機跳轉回到正常操作模式，并循環電源以驗證設備是否按編程運行。

4. 進入寄存器回讀模式

類似于進入編程模式，將進入寄存器回讀模式的命令寫入SDATA。命令發出后，SDATA輸入重新配置為時鐘輸入，通過施加時鐘信號，將EEPROM內容讀取到移位寄存器中，然后從FOUT輸出觀察。

六、測試與應用相關信息

1. 測試配置

文檔中給出了CDCE421A在交流和直流端接情況下的測試配置，包括LVDS和LVPECL的不同測試電路，如LVDS直流端接測試配置、LVPECL直流端接測試配置、LVDS交流端接測試配置和LVPECL交流端接測試配置，這些配置有助于準確測試設備的性能。

2. 抖動特性

當CDCE421A以外部更純凈的LVCMOS輸入（如35.42MHz和33.33MHz）為參考時，文檔給出了LVPECL輸出在708MHz和LVDS輸出在400MHz時的單邊帶相位噪聲圖和相位噪聲數據，從100Hz到40MHz的載波范圍，展示了設備在不同輸入條件下的抖動特性。

3. 與CDCE421的對比

CDCE421A相對于CDCE421有一些改進，如包含改進的設備啟動電路，可用于獨立應用；采用改進的LVDS輸出緩沖器，其電氣特性與CDCE421不同；產品版本標識符位的值為'000'。

4. 啟動時間估計

CDCE421A的啟動時間可以根據一些參數進行估計，如參考時鐘周期、電源上升時間、參考啟動時間、延遲時間、VCO校準時間和PLL鎖定時間等。通過相關公式可以計算出啟動時間的最大值和最小值： [t{MAX}=t{puh}+t{rsu}+t{delay}+t{VCO_CAL}+t{PLL_LOCK}] [t{MIN}=t{pul}+t{rsu}+t{delay}+t{VCO_CAL}+t{PLL_LOCK}]

七、總結

CDCE421A作為一款高性能的時鐘發生器，憑借其低抖動、低相位噪聲、寬頻率范圍、靈活的輸出接口和方便的編程特性，在眾多電子應用領域具有廣闊的應用前景。電子工程師在設計時鐘電路時，可以充分利用CDCE421A的這些優勢，提高系統的性能和可靠性。同時，通過深入理解其工作原理、引腳功能、編程方法和測試配置等方面的知識，能夠更好地實現CDCE421A在具體項目中的應用。你在使用類似時鐘發生器的過程中遇到過哪些問題呢？歡迎在評論區分享交流。