該CDCE6214是一款四通道、超低功耗、中等抖動(dòng)時(shí)鐘發(fā)生器，可生成五個(gè)獨(dú)立的時(shí)鐘輸出，可在各種模式的驅(qū)動(dòng)器之間進(jìn)行選擇。輸入源可以是單端或差分輸入時(shí)鐘源，也可以是晶體。該CDCE6214具有 frac-N PLL，可從任何輸入頻率合成不相關(guān)的基頻。CDCE6214可以通過(guò) I2C 接口進(jìn)行配置。在沒(méi)有串行接口的情況下，GPIO 引腳可以在引腳模式下使用，將產(chǎn)品配置為獨(dú)特的配置。

CDCE6214只能通過(guò)I2C接口在回退模式下進(jìn)行配置。在沒(méi)有串行接口的情況下，GPIO 引腳可以在引腳模式下使用，將產(chǎn)品配置為獨(dú)特的配置。
*附件：cdce6214.pdf

片內(nèi)EEPROM可用于更改配置，該配置可通過(guò)引腳進(jìn)行預(yù)選。該器件提供無(wú)毛刺作的頻率裕度選項(xiàng)，以支持系統(tǒng)設(shè)計(jì)驗(yàn)證測(cè)試 （DVT） 和以太網(wǎng)音頻視頻橋接 （eAVB）。通過(guò)在DCO模式下控制分?jǐn)?shù)反饋分頻器，在任何輸出通道上都可以實(shí)現(xiàn)精細(xì)的頻率裕量。

內(nèi)部電源調(diào)節(jié)提供出色的電源紋波抑制 （PSRR），從而降低供電網(wǎng)絡(luò)的成本和復(fù)雜性。模擬和數(shù)字內(nèi)核模塊采用1.8V、2.5V或3.3V ±5%電源供電，輸出模塊采用1.8V、2.5V或3.3V ±5%電源供電。

該CDCE6214能夠以超低功耗和小尺寸從單個(gè)基準(zhǔn)電壓源實(shí)現(xiàn)高性能時(shí)鐘樹(shù)。工廠和用戶可編程的EEPROM功能使CDCE6214成為易于使用的即時(shí)時(shí)鐘設(shè)備，功耗低。

特性

• 可配置的高性能、低功耗、frac-N PLL，具有帶雜散的RMS抖動(dòng)（12kHz – 20MHz，F(xiàn)out > 100MHz），如下所示：
  • 整數(shù)模式：
    • 差分輸出：典型值 350fs（典型值），最大值 600fs（最大值）
    • LVCMOS 輸出：1.05ps（典型值），1.5ps （最大值）
  • 分?jǐn)?shù)模式：
    • 差分輸出：1.7ps（典型值），最大2.1ps
    • LVCMOS 輸出：典型值 2.0ps，最大值 4.0ps
• 支持帶 SSC 的 PCIe Gen1/2/3/4 和不帶 SSC 的 Gen 1/2/3/4/5/6
• 典型功耗：4 輸出通道 65mA，1 輸出通道 23mA。
• 通用時(shí)鐘輸入
  • 差分交流耦合或LVCMOS：10MHz至200MHz
  • 晶體：10MHz至50MHz
• 靈活的輸出時(shí)鐘分配
  • 四通道分頻器：多達(dá)五個(gè)獨(dú)特的輸出頻率，范圍為24kHz至328.125MHz
  • OUT0 – OUT4引腳上的類LVDS、LP-HCSL或LVCMOS輸出組合
  • 無(wú)毛刺輸出分頻器開(kāi)關(guān)和輸出通道同步
  • 通過(guò)GPIO和寄存器使能單獨(dú)輸出
• 頻率裕量選項(xiàng)
  • DCO模式：步長(zhǎng)為10ppb或更小的頻率遞增/遞減
• 完全集成、可配置的環(huán)路帶寬：100kHz至1.6MHz
• 用于電平轉(zhuǎn)換的單電源或混合電源：1.8V、2.5V、3.3V
• 可配置的 GPIO 和靈活的配置選項(xiàng)
  • I2C 兼容接口：高達(dá) 400kHz
  • 集成EEPROM，帶兩頁(yè)和外部選擇引腳。允許原位編程。
• 支持 100Ω 系統(tǒng)
• 低電磁輻射
• 小尺寸：24 引腳 VQFN（4mm × 4mm）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
CDCE6214是德州儀器（TI）推出的超低功耗時(shí)鐘發(fā)生器，集成1個(gè)分?jǐn)?shù)分頻PLL、4個(gè)差分輸出通道、2個(gè)輸入源及內(nèi)部EEPROM。主要特性包括：

• 支持PCIe Gen1-6時(shí)鐘生成，兼容SSC（擴(kuò)頻時(shí)鐘）模式
• 典型功耗：4輸出通道65mA，單通道23mA
• 輸入頻率范圍：10MHz至200MHz（差分/LVCMOS），10MHz至50MHz（晶體模式）
• 輸出頻率范圍：24kHz至328.125MHz，支持LVDS/LP-HCSL/LVCMOS混合輸出
• 封裝：24引腳VQFN（4mm×4mm）

?2. 關(guān)鍵特性?

• ?低抖動(dòng)性能?：
  • 整數(shù)模式：差分輸出350fs（典型值），LVCMOS輸出1.05ps
  • 分?jǐn)?shù)模式：差分輸出1.7ps（典型值）
• ?靈活配置?：
  • 通過(guò)I2C接口（最高400kHz）或GPIO引腳配置
  • 內(nèi)置EEPROM支持雙頁(yè)存儲(chǔ)，支持在線編程
• ?高級(jí)功能?：
  • 數(shù)字控制振蕩器（DCO）模式，步進(jìn)精度≤10ppb
  • 支持零延遲模式（內(nèi)部/外部反饋）
  • 可編程PLL帶寬（100kHz至1.6MHz）

?3. 應(yīng)用場(chǎng)景?

• 數(shù)據(jù)中心/企業(yè)計(jì)算
• PCIe Gen1-6時(shí)鐘架構(gòu)
• 測(cè)試測(cè)量設(shè)備（如手持儀器）
• 音視頻橋接（eAVB）系統(tǒng)

?4. 技術(shù)細(xì)節(jié)?

• ?電源管理?：支持1.8V/2.5V/3.3V多電壓域，獨(dú)立控制各功能模塊功耗。
• ?輸出同步?：支持無(wú)毛刺分頻切換和通道同步，同步延遲可編程。
• ?熱性能?：結(jié)至環(huán)境熱阻32.5°C/W（VQFN封裝）。

?5. 設(shè)計(jì)支持?

• 提供評(píng)估模塊（EVM）和寄存器映射指南
• 典型應(yīng)用電路包含晶體輸入、I2C接口及多電壓域電源設(shè)計(jì)