探索DS90CR481/DS90CR482：高速數據傳輸的理想解決方案

在電子工程師的日常工作中，高速數據傳輸一直是一個關鍵且具有挑戰性的領域。今天，我們將深入探討德州儀器（TI）推出的DS90CR481和DS90CR482這兩款芯片，它們組成的48位LVDS通道鏈路SER/DES（串行器/解串器），為高速數據傳輸提供了出色的解決方案。

文件下載：ds90cr481.pdf

芯片概述

1. 基本信息

DS90CR481和DS90CR482是一對用于高速數據傳輸的芯片，支持65 - 112 MHz的輸入時鐘。它們能夠將48位的CMOS/TTL數據轉換為LVDS（低電壓差分信號）數據進行傳輸，然后在接收端再將LVDS數據轉換回48位的LVCMOS/TTL數據。

2. 主要特性

• 高帶寬：支持高達112 MHz的時鐘頻率，在66 MHz時鐘下可實現3.168 Gbits/sec的帶寬，在112 MHz時鐘下可達到5.376 Gbits/sec的帶寬。
• 減少電纜和連接器尺寸：通過將48位數據復用為8路LVDS數據和1路時鐘信號傳輸，大大減少了電纜的尺寸和連接器的數量，最多可減少80%的電纜寬度，從而降低了系統成本和連接器的物理尺寸和成本。
• 增強的傳輸性能：采用預加重技術減少電纜負載效應，可選的直流平衡編碼減少符號間干擾（ISI），并且具備電纜去斜功能，可校正高達±1 LVDS數據位時間的電纜斜移（時鐘速率高達80 MHz）。
• 低電壓操作：采用+3.3V電源電壓，并且TXIN和控制輸入引腳具有5V容限。
• 抗抖動能力：發射器能夠拒絕周期到周期的抖動，符合ANSI/TIA/EIA - 644 - 1995 LVDS標準。

技術參數細節

1. 絕對最大額定值

2. 推薦工作條件

3. 電氣特性

芯片的電氣特性涵蓋了CMOS/TTL直流規格、LVDS驅動器直流規格、LVDS接收器直流規格、發射器和接收器的電源電流等多個方面。例如，在CMOS/TTL直流規格中，高電平輸入電壓（VIH）最小值為2.0V，低電平輸入電壓（VIL）最大值為0.8V；在LVDS驅動器直流規格中，差分輸出電壓（IVool）典型值為250 - 345mV，最大值為450mV。

4. 開關特性

包括發射器和接收器的各種開關特性參數，如LVDS信號的高低電平轉換時間、發射器和接收器的傳播延遲、相位鎖定環設置時間、電源關閉延遲等。這些參數對于確保數據的準確傳輸和系統的穩定性至關重要。

新特性解析

1. 預加重（Pre - emphasis）

預加重功能通過在LVDS邏輯轉換期間增加額外的電流來減少電纜負載效應。預加重的強度可以通過在“PRE”引腳施加從0.75V到Vcc的直流電壓來設置。不同的電阻值（Rpre）可以實現不同的預加重電壓和效果，例如，當Rpre為1MΩ或不連接時，PRE電壓為0.75V，為標準LVDS；當Rpre為100Ω時，PRE電壓為Vcc，實現100%預加重。需要注意的是，設置適當的預加重量很重要，過多的預加重會產生過多的噪聲并增加功耗，對于長度小于2米的電纜通常不需要預加重。

2. 直流平衡（DC Balance）

在每個LVDS數據信號線上，除了數據信息外，每個周期還會傳輸一個額外的直流平衡位（DCBAL）。該位的目的是最小化信號線上的短期和長期直流偏置，通過選擇性地發送未修改或反轉的數據來實現。直流平衡模式通過將發射器上的BAL引腳拉高來設置，對于長度通常大于5米的長電纜應用非常有用。

3. 去斜（Deskew）

去斜功能僅在直流平衡模式下（DS90CR481上的BAL = high）支持。當接收器上的“DESKEW”引腳設置為高電平時，可以校正獨立差分對之間信號到達理想選通位置的最大±1 LVDS數據位時間的斜移。在進行去斜操作時，發射器上的“DS_OPT”引腳必須至少在四個時鐘周期內施加低電平。此外，去斜功能只能在時鐘速率高達80 MHz時工作，并且在接收器處于去斜模式時，所有接收器輸出都將設置為低電平，但接收器時鐘輸出仍然活躍并切換。

應用與配置建議

1. 應用場景

DS90CR481/DS90CR482芯片組適用于需要高速數據傳輸和解決EMI（電磁干擾）及電纜尺寸問題的應用，如寬、高速TTL接口。它們可以用于長距離數據傳輸，通過預加重、直流平衡和去斜等功能，能夠驅動長度超過5米的電纜。

2. 配置建議

• 電源旁路：在電源引腳使用旁路電容，建議使用高頻陶瓷（推薦表面貼裝）0.1μF電容靠近每個電源引腳，如有空間可并聯一個0.01μF電容，并且在印刷電路板上分散放置額外的電容以提高去耦效果。
• 輸入信號質量：輸入信號質量必須符合數據手冊的要求，避免過沖和欠沖超過絕對最大規格。如果主機設備和發射器之間的線路較長且表現為傳輸線，則應采用終端匹配。如果發射器由具有可編程驅動強度的設備驅動，建議將數據輸入設置為弱設置，以防止傳輸線效應，而時鐘信號通常設置較高以提供干凈的低抖動邊緣。
• 未使用的LVDS輸出：未使用的LVDS輸出通道應在發射器輸出引腳處用100Ω電阻進行終端匹配。
• LVDS互連：遵循LVDS互連指南，如使用100Ω耦合差分對，采用S/2S/3S規則進行布線，盡量減少過孔數量，使用差分連接器（當線速度高于500Mbps時），保持走線平衡，最小化對內和對間的斜移，并盡可能靠近接收器輸入進行終端匹配。
• 接收器輸出驅動強度：DS90CR482輸出指定負載為8pF，$V{OH}$和$V{OL}$在±2mA下測試，僅適用于1個或可能2個負載。如果需要高扇出或長傳輸線驅動能力，建議對接收器輸出進行緩沖。

總結

DS90CR481和DS90CR482芯片組通過其高帶寬、減少電纜尺寸、增強的傳輸性能等特性，為電子工程師在高速數據傳輸領域提供了一個強大而可靠的解決方案。通過合理配置和應用其新特性，如預加重、直流平衡和去斜功能，可以有效地解決長距離數據傳輸中的各種問題。在實際設計中，我們需要根據具體的應用需求和系統要求，仔細考慮芯片的各項參數和配置建議，以確保系統的穩定性和性能。你在使用類似芯片時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。