探索DS90CR287/DS90CR288A：高性能LVDS芯片組的設計秘訣

在高速數據傳輸的領域中，如何高效、穩定地傳輸數據一直是電子工程師們面臨的核心挑戰。德州儀器（TI）的DS90CR287/DS90CR288A芯片組，憑借其出色的性能和特性，成為了解決這些問題的理想選擇。今天，我們就來深入探討一下這組芯片的奧秘。

文件下載：ds90cr288a.pdf

芯片組概述

DS90CR287是一個發射芯片，它能將28位的LVCMOS/LVTTL數據轉換為四個LVDS（低電壓差分信號）數據流。同時，一個鎖相的發射時鐘會通過第五條LVDS鏈路與數據流并行傳輸。每一個發射時鐘周期，28位的輸入數據都會被采樣并傳輸。而DS90CR288A則是對應的接收芯片，它把四個LVDS數據流重新轉換回28位的LVCMOS/LVTTL數據。在85MHz的發射時鐘頻率下，每個LVDS數據通道的TTL數據傳輸速率可達595Mbps，數據吞吐量高達2.38Gbit/s（297.5Mbytes/sec）。

芯片特性

• 高速支持：支持20到85MHz的移位時鐘，能滿足不同應用場景的高速數據傳輸需求。
• 低功耗設計：功耗較低，有助于降低系統整體能耗。
• 寬共模范圍：具有±1V的共模范圍（圍繞+1.2V），能有效抵抗共模干擾。
• 窄總線優勢：窄總線設計減少了電纜尺寸和成本，提高了系統的集成度和經濟性。
• 高數據吞吐量：最高可達2.38Gbps的吞吐量和297.5Mbytes/sec的帶寬，確保了數據的快速傳輸。
• 低EMI特性：采用345mV（典型值）擺幅的LVDS器件，降低了電磁干擾。
• PLL無外部組件：PLL無需外部組件，簡化了設計復雜度。
• 上升沿數據選通：采用上升沿數據選通方式，提高了數據傳輸的準確性。

電氣特性分析

絕對最大額定值

芯片在使用時需要注意其絕對最大額定值，如電源電壓（VCC）范圍為 -0.3V 到 +4V，結溫最高為 +150°C 等。這些參數是保障芯片安全運行的重要依據，超出這些范圍可能會對芯片造成損壞。

推薦工作條件

在實際設計中，應遵循推薦的工作條件。例如，電源電壓（VCC）推薦為3.0 - 3.6V，典型值為3.3V；工作環境溫度范圍為 -10°C 到 +70°C。這些條件能確保芯片在最佳狀態下工作，發揮其性能優勢。

直流特性

包括LVCMOS/LVTTL的輸入輸出電壓、LVDS驅動器和接收器的相關參數等。例如，LVDS驅動器的差分輸出電壓（VOD）典型值為250 - 290mV，偏移電壓（VOS）典型值為1.125 - 1.25V。這些參數對于理解芯片的信號傳輸特性至關重要。

開關特性

發射端和接收端都有各自的開關特性，如LVDS的高低電平轉換時間、時鐘輸入輸出延遲等。這些特性直接影響到數據傳輸的時序和穩定性，在設計中需要仔細考慮。

應用設計要點

電源和接地設計

在電源設計方面，要將5V電源更換為3.3V，并為VCC、LVDS VCC和PLL VCC提供該電源。同時，建議在每個VCC和接地平面之間使用三個并聯的去耦電容（0.1μF、0.01μF和0.001μF），以減少開關噪聲的影響。在接地設計上，要提供至少一個額外的導體（或線對）連接發射端和接收端的接地，為兩個設備提供低阻抗的共模返回路徑。

電纜選擇

電纜接口需要支持差分LVDS線對，28位的DS90CR287/288A芯片組需要五對線。理想的電纜/連接器接口應具有恒定的100Ω差分阻抗，并且電纜偏斜應保持在140ps以下（@85MHz時鐘速率）。常見的電纜類型包括扁平帶狀電纜、柔性電纜、雙絞線和雙同軸電纜等。不同類型的電纜適用于不同的應用場景，如扁平帶狀電纜、柔性電纜和雙絞線適用于短距離點對點應用，而雙同軸電纜則適用于短距離和長距離應用。

板級布局

為了充分發揮LVDS的抗噪聲和抗EMI優勢，要注意差分線的布局。差分對的線路應始終相鄰，以消除其他信號的噪聲干擾，并充分利用差分信號的噪聲抵消特性。同時，要盡量保持差分對信號走線的長度相等，減少阻抗不連續性（如減少過孔數量和避免走線出現90度角）。

終端電阻

芯片組通常需要在接收器輸入的每個差分對的真線和補線之間使用一個100Ω的終端電阻，以匹配電纜的差分模式特性阻抗。建議使用表面貼裝電阻，并將其盡可能靠近接收器輸入引腳，以減少短線并有效終止差分線。

去耦電容

為了減少開關噪聲對性能的影響，建議在每個VCC和接地平面之間使用三個并聯的去耦電容（多層陶瓷表面貼裝形式），電容值分別為0.1μF、0.01μF和0.001μF。

時鐘和信號處理

時鐘抖動

芯片組采用PLL來生成和恢復通過LVDS接口傳輸的時鐘。差分偏斜、互連偏斜和時鐘抖動都會減少采樣LVDS串行數據流的可用窗口。因此，要確保發射端的時鐘輸入是干凈的低噪聲信號，并對每個VCC進行單獨的旁路接地，以減少傳遞到PLL的噪聲。

輸入時鐘

在設備啟用時，發射端輸入時鐘必須始終存在。如果時鐘停止，應使用PWR DOWN引腳禁用PLL，并在時鐘重新應用后再啟用設備，以確保設備正確復位和PLL鎖定。

共模與差模噪聲裕量

LVDS的典型信號擺幅為300mV，中心為+1.2V，接收器支持100mV的閾值，提供約200mV的差分噪聲裕量。同時，LVDS支持從地到+2.4V的輸入電壓范圍，允許由于地電位差和共模噪聲導致中心點±1.0V的偏移，提供了較好的共模保護。

總結

DS90CR287/DS90CR288A芯片組為高速數據傳輸應用提供了一種高性能、低功耗、低EMI的解決方案。在設計過程中，我們需要充分考慮芯片的電氣特性、應用設計要點以及時鐘和信號處理等方面的因素，以確保系統的穩定性和可靠性。你在使用這組芯片時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。