DS90CR483A/DS90CR484A：高速LVDS通道鏈路收發(fā)器的卓越之選

在如今的電子設計領域，高速數(shù)據(jù)傳輸與可靠信號處理是眾多項目的核心需求。德州儀器（TI）的DS90CR483A/DS90CR484A 48位LVDS通道鏈路收發(fā)器（SER/DES）憑借其出色的性能與特性，成為眾多工程師的理想之選。今天，我們就來深入了解這款芯片的方方面面。

文件下載：ds90cr484a.pdf

芯片概述

DS90CR483A作為發(fā)射器，可將48位的CMOS/TTL數(shù)據(jù)轉換為8個LVDS（低電壓差分信號）數(shù)據(jù)流，并通過第9個LVDS鏈路并行傳輸鎖相的發(fā)送時鐘。而DS90CR484A作為接收器，則能將LVDS數(shù)據(jù)流轉換回48位的CMOS/TTL數(shù)據(jù)。在112MHz的發(fā)送時鐘頻率下，每個LVDS數(shù)據(jù)通道的傳輸速率可達672Mbps，總數(shù)據(jù)吞吐量高達5.38Gbit/s（672Mbytes/s）。這種數(shù)據(jù)復用方式大幅減少了電纜使用，傳統(tǒng)的長距離并行單端總線通常需要為每個有效信號配備一根地線，而使用這款芯片，僅需19根導體（8對數(shù)據(jù)線、1對時鐘線和至少1根地線），電纜寬度減少了80%，不僅節(jié)省了系統(tǒng)成本，還減小了連接器的物理尺寸和成本，同時降低了屏蔽要求。

芯片特性亮點

高帶寬與寬時鐘支持

芯片支持最高5.38Gbits/sec的帶寬，輸入時鐘范圍為33MHz至112MHz，能夠滿足多種高速數(shù)據(jù)傳輸需求。

電纜優(yōu)化特性

• 預加重技術：通過在數(shù)據(jù)轉換期間提供額外的輸出電流，有效減少電纜負載效應。預加重強度可通過“PRE”引腳的直流電壓電平設置，從0.75V到Vcc，電壓越高，動態(tài)電流越大。不過，設置不當可能會產生過量噪聲并增加功耗，對于長度小于2米的電纜，通常無需預加重。
• 直流平衡傳輸：在每個LVDS數(shù)據(jù)信號線上額外傳輸一個直流平衡位（DCBAL），通過選擇性地發(fā)送未修改或反轉的數(shù)據(jù)，最小化信號線上的短期和長期直流偏置，減少符號間干擾（ISI），特別適用于長度大于5米的長電纜應用。
• 電纜去斜功能：僅在直流平衡模式（BAL = high on DS90CR483A）下支持，可消除高達±1 LVDS數(shù)據(jù)位時間的電纜對間偏斜（在時鐘速率高達80 MHz時）。但需要注意的是，去斜操作有一定的條件和步驟要求，如發(fā)送器的“DS_OPT”引腳必須至少在四個時鐘周期內保持低電平。

其他特性

• 低抖動處理：發(fā)射器能夠有效抑制輸入時鐘的周期抖動，輸出的周期抖動小于100ps，提高了數(shù)據(jù)采樣的準確性。
• 引腳特性：TxIN和控制輸入引腳具有5V容差，引腳布局采用直通式設計，便于PCB設計。
• 電源與封裝：采用+3.3V電源供電，兩款器件均提供100引腳的TQFP封裝。

電氣特性與參數(shù)

芯片的電氣特性涵蓋了CMOS/TTL直流規(guī)格、LVDS驅動器直流規(guī)格、LVDS接收器直流規(guī)格、發(fā)射器電源電流、接收器電源電流等多個方面。例如，在CMOS/TTL直流規(guī)格中，高電平輸入電壓（VIH）最小值為2.0V，低電平輸入電壓（VIL）最大值為0.8V；在LVDS驅動器直流規(guī)格中，差分輸出電壓（Vool）在RL = 100Ω時，典型值為345mV。這些參數(shù)為工程師在設計電路時提供了精確的參考依據(jù)。

芯片應用要點

時鐘抖動處理

發(fā)射器對輸入時鐘的周期抖動有很好的抑制能力，但為了進一步減少輸出抖動，應盡量減少電源噪聲，并使用低抖動的時鐘源。同時，發(fā)射器輸入時鐘的下降沿是關鍵邊緣，會被PLL電路使用。

接收器偏斜余量

• RSKM（無去斜接收器偏斜余量）：它是發(fā)射器脈沖位置和接收器選通窗口之間的差值，必須大于互連偏斜、LVDS源時鐘抖動（TJCC）和ISI（如果有）的總和。
• RSKMD（有去斜接收器偏斜余量）：適用于啟用DS90CR484A去斜功能的情況，是接收器選通窗口和理想脈沖位置之間的差值，必須大于發(fā)射器脈沖位置變化、LVDS源時鐘抖動（TJCC）和ISI（如果有）的總和。在使用去斜功能時，RSKMD為TBIT的25%。

電源管理

發(fā)射器和接收器都具備電源關斷功能，當電源關斷引腳（PD）被激活時，通過電源引腳的電流消耗會最小化，PLL電路會關閉。發(fā)射器在電源關斷模式下輸出處于三態(tài)，接收器輸出則被強制為低電平。

配置與連接

• 點到點配置：發(fā)射器通常連接到單個接收器負載，這是最常見的配置方式。
• 多接收器負載：在滿足一定限制條件下，也可以驅動多個接收器負載。但只有最后一個接收器應在差分對上提供終端電阻，中間接收器不能對信號造成過大負載，且從線路到接收器輸入的支線長度應盡量短。

電纜終端

為了確保芯片正常工作，需要在接收器輸入端附近放置一個等于傳輸介質差分阻抗的終端電阻，一般取值在90至132歐姆之間，對于標準的100歐姆雙絞線電纜，通常使用100歐姆的終端電阻。

不同應用場景配置

• 背板應用：在差分線路阻抗為100Ω的背板應用中，可通過走線布局控制差分線對間的偏斜。發(fā)送器的“DS_OPT”引腳可設置為高電平，對于短PCB距離走線，通常不需要預加重，“PRE”引腳可留空。
• 電纜互連應用：在需要長電纜驅動能力的應用中，可充分利用芯片的直流平衡數(shù)據(jù)傳輸和預加重功能，以實現(xiàn)更長的電纜傳輸距離。根據(jù)時鐘速率和傳輸介質，還可考慮使用電纜去斜功能。

芯片引腳說明

DS90CR483A引腳

包括TTL電平輸入（TxIN）、LVDS差分數(shù)據(jù)輸出（TxOUTP、TxOUTM）、TTL電平時鐘輸入（TxCLKIN）、LVDS差分時鐘輸出（TxCLKP、TxCLKM）等，每個引腳都有其特定的功能和使用要求。例如，PLLSEL引腳可用于選擇PLL的工作范圍，PRE引腳用于設置預加重電平，DS_OPT引腳用于觸發(fā)電纜去斜操作，BAL引腳用于啟用或禁用直流平衡功能。

DS90CR484A引腳

包含LVDS差分數(shù)據(jù)輸入（RxINP、RxINM）、TTL電平數(shù)據(jù)輸出（RxOUT）、LVDS差分時鐘輸入（RxCLKP、RxCLKM）、TTL電平時鐘輸出（RxCLKOUT）等。其中，DESKEW引腳用于啟用或禁用去斜/過采樣功能，PD引腳用于控制接收器的電源關斷狀態(tài)。

總結與思考

DS90CR483A/DS90CR484A芯片在高速數(shù)據(jù)傳輸和電纜優(yōu)化方面表現(xiàn)出色，為電子工程師提供了強大的工具。但在實際應用中，我們也需要根據(jù)具體的項目需求和應用場景，合理配置芯片的各項參數(shù)和功能，充分發(fā)揮其優(yōu)勢。大家在使用這款芯片的過程中，有沒有遇到過什么特別的問題或者有什么獨特的應用經驗呢？歡迎在評論區(qū)分享交流。