11月20日至21日，2025集成電路發展論壇（成渝）暨三十一屆集成電路設計業展覽會（簡稱ICCAD-Expo 2025）在成都西博城成功舉辦。超6300位行業嘉賓以及2000余家來自國內外的集成電路企業齊聚一堂，共同圍繞集成電路產業展開了深入且富有成效的探討。為期兩天的會議中，概倫電子通過主題演講、技術演講、展臺展示等形式充分展示了其先進的EDA產品與技術，聚焦深化設計與工藝協同，并呼吁產業鏈上下游企業協同共建EDA+IP生態，共促國內集成電路行業發展。

高峰論壇

|11月20日，概倫電子高級副總裁劉文超博士在ICCAD高峰論壇上發表題為《深化設計與工藝協同，共建EDA和IP生態》的演講，聚焦集成電路產業發展痛點，分享生態共建探索路徑。

當前集成電路已邁入3nm、2nm先進工藝時代，單純依靠晶體管縮微的發展模式難以為繼，DTCO與STCO的協同設計成為提升算力、提高集成度的核心手段。受限于高端制造設備等因素，國產先進工藝發展路徑與國際出現差異，加之成熟工藝在汽車電子等領域的新需求，設計與工藝深度協同更顯迫切。

概倫電子的生態協作實踐：以器件建模、電路仿真等核心技術能力為支撐，聯動產業鏈上下游，參與國產EDA漢擎底座建設，打造兼容主流標準的PDK全流程工具；通過與銳成芯微的進一步合作，豐富IP領域布局；同時，積極參與國產EDA工具鏈串聯與驗證，助力設計企業提升COT能力。

能否為客戶創造價值仍然是評判國產EDA工具的唯一標準。國內120余家EDA企業需要統一的數據底座和標準才能更好地實現強強聯合，與芯片制造、設計、設備等領域企業伙伴一起，共建更穩定、安全、繁榮的集成電路生態圈。

專題論壇 - EDA與IC設計服務

|11月21日上午舉行的專題論壇“EDA與IC設計服務”上，概倫電子高級經理秦朝政發表《DTCO驅動的EDA/IP解決方案》技術演講。

長期以來，EDA的成長與芯片工藝節點的演進密切相關。隨著制造工藝進入14nm以下的節點，工藝節點的技術潛力不能單純依賴工藝微縮不能釋放，更需要設計流程和工藝流程的協同優化（DTCO）。DTCO需要芯片設計廠商更早地介入到工藝開發，評估關鍵工藝帶來的PPA優勢和對良率的影響。工藝技術經過DTCO方法評估后，占到了PPA提升的40%以上。

概倫電子為工藝開發與制造、芯片設計提供以DTCO為驅動的EDA及IP開發解決方案。同時，通過DTCO方法學賦能COT平臺，概倫也能夠為IDM/設計公司持續提供專業的COT解決方案，助力先進工藝研發和芯片設計COT平臺能力提升。

概倫展臺技術演講

本屆ICCAD，概倫電子連續兩天在展臺上安排了十余場技術演講，通過深入講解和交流互動，現場展示了概倫電子成立15年以來的技術積累和創新工具。

概倫電子總監章勝帶來《平臺賦能：先進工藝K庫和版圖自動化實踐》技術演講。他表示，隨著工藝難度增大（器件尺寸在縮小）和設計難度增大 (設計裕量在減小)，用戶需要更復雜的特征提取模型、更多的工藝角和更高質量的單元庫。概倫電子標準單元庫特征化解決方案NanoCell基于概倫的技術平臺，立足器件建模和仿真器領域深厚的技術積累，解決標準單元庫特征提取遇到的難點和挑戰，具備萬核級并行分布和云上研發加速技術。此外，標準單元庫版圖自動化解決方案AutoCell同樣擁有平臺底座產品賦能和技術支撐。概倫電子布局標準單元庫自動化平臺， 持續開發和發展標準單元庫建庫EDA產品，形成平臺化產品矩陣。

概倫電子高級經理秦朝政帶來《設計賦能，工藝加速：Design Enablement 案例分享》，他提到Design Enablement是聯動集成電路設計與制造的關鍵技術環節，能加速設計實現、縮短TTM、加速工藝平臺遷移和提升YPPA。同時，COT平臺建設可針對芯片應用的特點和指標，對工藝、器件、工具和流程進行差異化定制。概倫電子可以為IDM/設計公司持續提供專業的COT解決方案，根據設計應用，定制工藝/器件/模型/IP，挖掘工藝平臺潛力，通過工藝/器件和電路的優化（DTCO），打造有競爭力的產品。

在《芯片先進供電系統的EMIR解決方案》演講中，概倫電子高級主任研發工程師崔兵兵介紹了NanoPower——一款基于NanoSpice仿真器的高精度電源完整性分析工具。該工具支持動靜態EMIR、電源網絡連通性檢查、等效電阻計算及Chip Power Model（CPM）等功能，適用于大規模SoC與存儲芯片。依托快仿技術、非線性等效模型和并行求解架構，NanoPower在精度與效率上顯著領先，全面滿足先進工藝下全芯片電源完整性收斂需求。

在《先進支撐SoC芯片Memory的FastSPICE仿真和良率分析》演講中，概倫電子總監任繼杰展示了NanoSpice Pro X在SoC存儲模塊驗證中的強大能力。該工具依托突破性FastSPICE算法、智能電路識別與自動分區技術，顯著提升仿真容量與速度。其增強的多線程事件驅動架構、后仿拓撲優化及高效RC約簡能力，全面支持大容量Memory的高精度FastSPICE仿真與良率分析，為先進SoC設計提供可靠驗證支撐。

在《全芯片驗證的精度/速度和容量挑戰》演講中，概倫電子高級研發工程師李慧聰介紹了一款高性能數模混合仿真方案NanoSpice MS。它基于NanoSpice系列仿真器和數字仿真器VeriSim，通過VPI接口，可以實現模擬與數字仿真器的實時協同，支持Verilog/VHDL/SystemVerilog。此外，憑借NanoSpice Pro X的高精度與大容量優勢，能顯著提升全芯片混合信號驗證的速度與效率。

在《NanoRam：高精度自動化SRAM K庫解決方案》演講中，概倫電子首席研發工程師董升旭表示，先進工藝下SRAM的精準特征化對芯片性能評估至關重要。針對其結構復雜、規模龐大的挑戰，NanoRam可自動識別Bit-Cell、Latch等關鍵結構，實現Arc自動提取，并基于優化的NanoSpice引擎高效完成時序、功耗和噪聲仿真。借助分布式并行架構，NanoRam顯著提升K庫生成效率，助力高性能SoC快速開發。

《共建生態，28nm工藝模擬IP設計串鏈實踐》演講中，概倫電子資深架構師程曉旭分享了NanoDesigner Pro在進行28nm模擬IP全流程設計時的實踐過程。該平臺支持原理圖與版圖高效編輯、層次化設計和交互式驗證，并新增了對先進工藝的支持。無縫集成自研NanoSpice仿真引擎與NanoWave波形查看器，并兼容第三方工具，顯著加速設計收斂，助力模擬IP快速開發與生態協同。

概倫電子高級應用工程師孫玉良在《MS-SDEP：先進工藝高階建模能力》的技術演講中表示，工藝發展對模型挑戰日益加劇，概倫電子發布新一代Spec驅動的模型自動化提取平臺MS-SDEP，具備高效率、高精度、高質量，工程師建模經驗可積累及重復使用等優勢。目前，MS-SDEP平臺已應用于業界多個主流工藝節點，內建FinFET、BSIMBulk bin、BSIM4 Global等自動化提取流程。MS-SDEP在先進節點，可加速DTCO流程迭代，縮短SPICE模型開發周期，效率提高50%以上。同時，通過MS-SDEP自動化流程，有助于解決人力資源短缺問題。

概倫電子應用工程師何秋云在分享《客戶應用驅動：先進工藝PCell的快速生成與驗證》時提及，概倫電子高效自動化的PDK開發和驗證工具是一站式PDK解決方案，以“客戶應用需求”為核心，PCellLab負責“快速生成”，PQLab負責“自動化驗證”，助力客戶快速達成PCell交付。該方案從客戶應用場景切入，進行需求拆解，隨后通過PCellLab生成PCell，PQLab進行驗證，從而滿足交付的合格率并快速迭代。目前，這套高效自動化的PDK開發全流程解決方案已被多家Foundry和設計公司正式采用。

在《5萬小時概倫測試實驗室實踐分享》演講中，概倫電子趙海斌表示，概倫電子在濟南擁有超一千平方米的半導體測試實驗室，配備防塵、恒溫、恒濕的專業級環境和硬件設施，可以滿足工業界器件建模測量需求、IP設計測量需求、應用材料及其他多種類測量需求。概倫配套的易用軟件、豐富的API接口、強大的腳本支持能力、內置數據分析功能，再搭配多機并行的測試方式，可以為客戶提供定制化測量方案、快速響應客戶需求。同時，實驗室擁有大量的、多節點的實測經驗和數據，能為Foundry、設計公司、科研院所長期提供高質量且高效率的測試服務。

本次ICCAD展臺技術演講作為2025概倫電子用戶大會的重要延續，不僅展現了概倫在集成電路領域的技術實力與市場洞察，更凝聚了產業鏈上下游企業協同創新的共識。未來，概倫電子將持續以DTCO方法學為核心，深化與上下游企業的技術協作，共建開放共贏的EDA+IP產業生態，為我國集成電路產業高質量發展注入強勁動能。