国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

3D-IC 中 硅通孔TSV 的設計與制造

jf_pJlTbmA9 ? 來源:Cadence楷登PCB及封裝資源中 ? 作者:Cadence楷登PCB及封裝 ? 2023-11-30 15:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文要點:

3D 集成電路需要一種方法來連接封裝中垂直堆疊的多個裸片

由此,與制造工藝相匹配的硅通孔(Through-Silicon Vias,TSV)設計應運而生

硅通孔設計有助于實現更先進的封裝能力,可以在封裝的不同部分混用不同的通孔設計

3D 集成電路或2.5D 封裝方法,以及新的處理器ASIC,都依賴于以某種方式來連接封裝上相互堆疊的裸片。硅通孔是一種主要的互連技術,用于在 2.5D/3D 封裝中通過中介層、基板、電源和堆疊的裸片間提供電氣連接。這些通孔提供了與 PCB 中相同的互連功能,但設計方法完全不一樣,需要根據它們在制造過程中的不同來設計。

如今,現代集成電路較常使用單一樣式的硅通孔,這是因為用于裸片堆疊互連的沉積工藝較難實現。盡管在實現方面沒有太多的靈活性,但硅通孔使 2.5D 封裝和堆疊式集成電路的規模逐步縮小,在bump 數量增多的情況下,依然可以使bump的中體尺寸變小。在我們為設計選擇硅通孔樣式之前,需要考慮制造工藝以及硅通孔在制造中的困難。

硅通孔設計

wKgaomVdiEWAHFkWAAqt9H5ZatE485.png

3D 集成封裝基于裸片與中介層之間的垂直互連

硅通孔有三種設計樣式,用于連接中介層上堆疊的 3D 裸片,需要根據制造過程中的實現情況來選擇這些堆疊。硅通孔結構一般用于集成了堆疊邏輯和存儲器的 2.5D/3D 集成系統級封裝。由于高帶寬存儲器占用了大量的封裝基板面積,針對這些部分使用硅通孔有諸多好處,可以沿著垂直堆疊的方向提供裸片之間的連接。

在 3D 集成電路中使用

硅通孔可以放置在 3D 集成電路中使用的裸片-裸片/裸片-晶圓工藝中,以定義通過基板和 I/O 的連接。下圖是以三種樣式實現的硅通孔截面示意圖。在這些圖中,通孔提供了一個長的垂直連接,垂直橫跨基板,并可進入多個裸片層。

3D 集成電路中的硅通孔可以采用三種方法進行設計和放置:

wKgZomVdiEyAT4hNAADnD07_PIY106.png

硅通孔的先通孔、中通孔和后通孔工藝

先通孔

先制作通孔,然后再將元件或鍵合裸片擺放在中介層上。首先,在通孔中沉積金屬,然后覆蓋結構的頂部。堆疊裸片之間的金屬化連接,用于連接基板層并完成與硅通孔的連接。

中通孔

放置通孔需要在金屬化之前、擺放電路之后進行。在堆疊過程中,通孔結構要達到不同的層,并提供層之間的連接。盲孔、埋孔和通孔版本的硅通孔可以在這個過程中輕松放置。

后通孔

顧名思義,通孔是在堆疊和金屬化之后形成的,也叫做背面硅通孔。在這個過程中,將一個長的通孔結構沿著封裝放置并穿過基板。該過程不影響金屬化,也不需要在晶圓減薄過程中納入顯現 (reveal) 工藝。

用于在硅片上形成這些硅通孔的主要活性離子蝕刻工藝,是使用六氟化硫 (SF6) 和 C4F8 鈍化的 Bosch 蝕刻工藝。雖然非常大的孔可以由蝕刻掩膜定義并通過這種工藝形成,但蝕刻率對孔的長寬比非常敏感。在蝕刻之后,利用銅的電化學沉積來形成種子層,并通過電鍍堆積出孔的結構。

在中介層和晶圓級封裝中使用

硅通孔也可用于中介層,將多個芯片或堆疊的裸片連接成 2.5D 封裝。擺放在中介層上的單個芯片可以是單片集成電路或硅上堆疊裸片,每個都有自己的硅通孔。這些堆疊的元件也可以是細間距 BGA/倒裝芯片封裝中的非標準元件,直接粘合在中介層的金屬焊盤上。然后,中介層利用倒裝芯片 bump 安裝到封裝基板上,如下圖所示:

wKgaomVdiFKAc00lAAON9F9EVGY902.png

硅中介層上的 2.5D 集成封裝

中介層中硅通孔的制造工藝與單片或裸片堆疊 3D 集成電路(見上文)的制造工藝基本相同,涉及類似的蝕刻和堆積工藝。這種工藝也可以直接在芯片的晶圓上制造通孔和形成封裝,稱為晶圓級封裝。然后,這些晶圓級封裝可以粘合到異構 3D 集成電路上,或者可以形成 bump,直接安裝到 2.5D 封裝中使用的中介層上。

硅通孔對信號完整性有何影響

按照集成電路的尺寸標準,硅通孔的結構非常大,并且長寬比較高,因此在選擇硅通孔時要格外關注成本,因為這些大型結構需要更長的加工時間。此外,其直徑可以達到幾微米,且可能帶有扇形輪廓,會帶來可靠性問題。然而,盡管制造復雜性有所增加,但考慮到信號和電源完整性,依然利大于弊,包括:

電源損耗更低,因為硅通互連比水平通道要短

沿著互連長度的寄生效應更小

由于寄生電容更少,信號轉換更快

對繼續進行 3D 集成和異構集成來說是十分必要的

如果 VLSI 設計師想為專門的應用開發更先進的元件,就需要在物理布局中設計硅通孔,并運行基本的信號仿真來驗證電氣行為。

如果想在設計中實現 2.5D/3D 封裝的所有優勢,請使用 Cadence 的全套系統分析工具。VLSI 設計師可以將多個特征模塊集成到新的設計中,并定義中介層連接,實現持續集成和擴展。強大的場求解器提供全套軟件仿真功能,與電路設計和 PCB layout 軟件集成,打造了一個完整的系統設計工具包,適用于各類應用和各種復雜程度的設計。

文章來源:Cadence楷登PCB及封裝資源中心

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 封裝
    +關注

    關注

    128

    文章

    9249

    瀏覽量

    148617
  • TSV
    TSV
    +關注

    關注

    4

    文章

    137

    瀏覽量

    82630
  • 硅通孔
    +關注

    關注

    2

    文章

    28

    瀏覽量

    12114
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    AI重塑EDA,3D-IC成關鍵戰場:Cadence的洞察與應變

    電子發燒友網報道(文/吳子鵬)當摩爾定律逼近物理極限,3D-IC成為延續算力指數級增長的新選擇;當大模型發展一日千里,AI開始反向定義芯片設計與需求。兩條技術曲線在同一時空交匯,EDA工具鏈的智能化
    的頭像 發表于 11-27 08:51 ?7460次閱讀

    電鍍材料在先進封裝的應用

    TSV)技術借助晶圓內部的垂直金屬通,達成芯片間的直接電互連。相較于傳統引線鍵合等互連方案,
    的頭像 發表于 10-14 08:30 ?6797次閱讀
    <b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>電鍍材料在先進封裝<b class='flag-5'>中</b>的應用

    Cadence AI芯片與3D-IC設計流程支持臺積公司N2和A16工藝技術

    上市周期,以滿足 AI 和 HPC 客戶的應用需求。Cadence 與臺積公司在 AI 驅動的 EDA、3D-IC、IP 及光子學等領域展開了緊密合作,推出全球領先的半導體產品。
    的頭像 發表于 10-13 13:37 ?2275次閱讀

    TSV制造工藝概述

    (Through Silicon Via,TSV)技術是一種通過在介質層制作垂直導通
    的頭像 發表于 10-13 10:41 ?3629次閱讀
    <b class='flag-5'>TSV</b><b class='flag-5'>制造</b>工藝概述

    TSV和TGV產品在切割上的不同難點

    技術區別TSV(ThroughSiliconVia),指連接晶圓兩面并與襯底和其他通
    的頭像 發表于 10-11 16:39 ?924次閱讀
    <b class='flag-5'>TSV</b>和TGV產品在切割上的不同難點

    HBM技術在CowoS封裝的應用

    HBM通過使用3D堆疊技術,將多個DRAM(動態隨機存取存儲器)芯片堆疊在一起,并通過TSV,Through-Silicon Via)進行連接,從而實現高帶寬和低功耗的特點。H
    的頭像 發表于 09-22 10:47 ?2223次閱讀

    ?三維集成電路的TSV布局設計

    在三維集成電路設計,TSV)技術通過垂直互連顯著提升了系統集成密度與性能,但其物理尺寸效應與寄生參數對互連特性的影響已成為設計優化的核心挑戰。
    的頭像 發表于 08-25 11:20 ?2538次閱讀
    ?三維集成電路的<b class='flag-5'>TSV</b>布局設計

    TSV工藝晶圓減薄與銅平坦化技術

    本文主要講述TSV工藝晶圓減薄與銅平坦化。 晶圓減薄與銅平坦化作為 TSV 三維集成技術的核心環節,主要應用于含銅
    的頭像 發表于 08-12 10:35 ?1823次閱讀
    <b class='flag-5'>TSV</b>工藝<b class='flag-5'>中</b>的<b class='flag-5'>硅</b>晶圓減薄與銅平坦化技術

    TSV技術的關鍵工藝和應用領域

    工藝等多種類型。部分工藝需根據2.5D/3D封裝的特定要求進一步發展,例如3D封裝的引線鍵合技術,對線弧高度、焊點尺寸等有了更高標準,需要工藝上的改良與創新。除
    的頭像 發表于 08-05 15:03 ?3245次閱讀
    <b class='flag-5'>TSV</b>技術的關鍵工藝和應用領域

    TSV制造技術里的關鍵界面材料與工藝

    TSV制造技術,既包含TSV制造技術刻蝕與
    的頭像 發表于 08-01 09:24 ?2114次閱讀
    <b class='flag-5'>TSV</b><b class='flag-5'>制造</b>技術里的關鍵界面材料與工藝

    TSV制造技術里的通刻蝕與絕緣層

    相較于傳統CMOS工藝,TSV需應對高深寬比結構帶來的技術挑戰,從激光或深層離子反應刻蝕形成盲開始,經等離子體化學氣相沉積絕緣層、金屬黏附/阻擋/種子層的多層沉積,到銅電鍍填充及改進型化學機械拋光(CMP)處理厚銅層,每一步均需對既有設備與材料進行適應性革新,最終構成三
    的頭像 發表于 08-01 09:13 ?2294次閱讀

    基于TSV的減薄技術解析

    在半導體三維集成(3D IC)技術TSV)是實現芯片垂直堆疊的核心,但受深寬比限制,
    的頭像 發表于 07-29 16:48 ?1662次閱讀
    基于<b class='flag-5'>TSV</b>的減薄技術解析

    日月光最新推出FOCoS-Bridge TSV技術

    日月光半導體最新推出FOCoS-Bridge TSV技術,利用提供更短供電路徑,實現更高 I/O 密度與更好散熱性能,滿足AI/HPC對高帶寬與高效能的需求。
    的頭像 發表于 05-30 15:30 ?1370次閱讀

    TSV以及博世工藝介紹

    在現代半導體封裝技術不斷邁向高性能、小型化與多功能異構集成的背景下,TSV,Through-SiliconVia)工藝作為實現芯片垂直互連與三維集成(3DIC)的核心技術,正日
    的頭像 發表于 04-17 08:21 ?2928次閱讀
    <b class='flag-5'>TSV</b>以及博世工藝介紹

    TSV填充材料

    電子發燒友網報道(文/黃山明)TSV(Through Silicon Via)即技術,是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通,實現芯片之間互連的技術,是2.5D/
    的頭像 發表于 04-14 01:15 ?2842次閱讀