內容提要

雙方攜手推進移動、汽車、人工智能和超大規模計算設計創新

雙方的共同客戶現可使用基于經認證的 N4P 和 N3E 流程的增強型 PDK 進行設計

針對 N4P 和 N3E PDK 進行優化的 Cadence 流程，為工程師提供輕松實現模擬遷移、最佳 PPA 和更快的上市時間

中國上海，2022 年 10 月 27 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence 數字和定制/模擬設計流程已獲得臺積電最新 N4P 和 N3E 工藝認證，支持新的設計規則手冊（DRM）和 FINFLEX 技術。通過持續的合作，兩家公司還提供了相應的 N4P 和 N3E 工藝設計套件（PDKs），可加快移動、人工智能和超大規模計算先進節點設計創新。客戶已開始使用最新的臺積電工藝技術和經過認證的 Cadence 流程來實現最佳的功率、性能和面積（PPA）目標，并縮短上市時間。

最新的 N4P 和 N3E 數字全流程認證

Cadence 和臺積電研發團隊緊密合作，確保數字流程符合臺積電的 N4P 和 N3E 先進工藝認證要求。Cadence 完整的 RTL-to-GDS 流程包括 Innovus Implementation System、Quantus Extraction Solution、Quantus FS Solution、Tempus Timing Signoff Solution 和 ECO Option、Pegasus Verification System、Liberate Characterization Solution、Voltus IC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity Solution。Cadence Genus Synthesis Solution 和預測性 iSpatial 技術也支持臺積電 N4P 和 N3E 工藝技術。

數字全流程提供了支持臺積電 N4P 和 N3E 工藝技術的幾個關鍵功能，包括從合成到簽核工程變更單（ECO）的原生混合高度單元行優化，可實現更好的 PPA；基于標準單元行的放置；與簽核有良好相關性的實施結果，可加快設計收斂；增強的過孔支柱支撐，可提高設計性能；包含大量多高度、電壓閾值（VT）和驅動強度單元的大型庫；時序穩健性單元表征和分析；使用老化感知的 STA 進行可靠性建模；以及 CCSP 模型改進，為通過 Voltus IC Power Integrity Solution 進行的分析提供更好的準確性和簡化表征。

最新的 N4P 和 N3E 定制/模擬流程認證

Cadence Virtuoso Design Platform包括 Virtuoso Schematic Editor、Virtuoso ADE Product Suite 和 Virtuoso Layout Suite，以及Spectre Simulation Platform包括 Spectre X Simulator、Spectre Accelerated Parallel Simulator（APS）、Spectre eXtensive Partitioning Simulator （XPS）和 Spectre RF Option，均已獲得臺積電 N4P 和 N3E 工藝認證。Virtuoso Design Platform 與 Innovus Implementation System 緊密集成，通過一個共用的數據庫來改善混合信號設計的實施方法。

定制設計參考流程（CDRF）也已經過優化，可支持最新的 N4P 和 N3E 工藝技術。Virtuoso Schematic Editor、Virtuoso ADE Suite 和集成的 Spectre X Simulator 幫助客戶有效管理物理角仿真、統計分析、設計中心化和電路優化。Virtuoso Layout Suite 已經過調優，利用基于行的實現方法，實現高效布局，具有放置、布線、填充和虛擬插入功能；增強的模擬遷移和布局復用功能；集成的寄生參數提取和 EM-IR 檢查；以及集成的物理驗證功能。

“我們繼續與 Cadence 密切合作，確保客戶可以放心地使用我們最先進的 N4P 和 N3E 技術以及經過認證的 Cadence 數字和定制/模擬流程，”臺積電設計基礎設施管理部門負責人 Dan Kochpatcharin 表示，“這一聯合可以使臺積電的先進技術與 Cadence 領先的設計解決方案相結合，有助于我們的共同客戶滿足嚴格的功耗和性能要求，并迅速向市場推出他們的下一代硅創新產品。”

“通過與臺積電的長期合作，我們繼續致力于技術創新，使我們的共同客戶實現他們的 PPA 和生產力目標，”Cadence 公司資深副總裁兼數字和簽核事業部總經理 Chin-Chi Teng 博士表示，“我們與臺積電的最新合作成果再次印證了我們的承諾，即利用我們的流程和臺積電的先進技術幫助客戶實現卓越的設計，他們的創新產品總是令人驚訝不已。”

Cadence 數字和定制/模擬先進節點解決方案已針對臺積電 N4P 和 N3E 工藝技術進行了優化，支持 Cadence 智能系統設計（Intelligent System Design）戰略。該戰略可助力客戶實現卓越的系統級芯片（SoC）設計。

審核編輯：湯梓紅