LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動清除器，支持 JESD204B。16 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 8 個 JESD204B 轉(zhuǎn)換器或其他邏輯器件。第 17 個輸出可配置為提供來自 PLL2 的信號或來自外部 VCXO 的副本。
*附件：lmk04616.pdf

完全集成的PLL1和PLL2環(huán)路濾波器、大量集成LDO、數(shù)字和模擬延遲、提供3.3V、2.5V和1.8V輸出的靈活性以及同時生成多個SYSREF域的選項等特性使該器件易于使用。

不僅限于JESD204B應(yīng)用，17 個輸出中的每一個都可以配置為傳統(tǒng)時鐘系統(tǒng)。

特性

• 雙環(huán) PLL 架構(gòu)
• 超低噪聲（10 kHz 至 20 MHz）：
  • 1966.08 MHz時的48 fs RMS抖動
  • 983.04 MHz時為50fs RMS抖動
  • 122.88 MHz時的61 fs RMS抖動
• 122.88 MHz時–165 dBc/Hz本底噪聲
• JESD204B支持
  • 單次、脈沖和連續(xù) SYSREF
• 8 個頻率組中的 16 個差分輸出時鐘
  • 700 mVpp 至 1600 mVpp 之間的可編程輸出擺幅
  • 每個輸出對都可以配置為SYSREF時鐘輸出
  • 16位通道分頻器
  • 最小 SYSREF 頻率為 25 kHz
  • 最大輸出頻率為 2 GHz
  • 精密數(shù)字延遲，動態(tài)可調(diào)
    • 1/2 ×?xí)r鐘分配路徑頻率的數(shù)字延遲 （DDLY）（最大 2 GHz）
  • 60 ps 步進(jìn)模擬延遲
  • 50% 占空比輸出分頻，1 至 65535
    （偶數(shù)和奇數(shù)）
• 四個參考輸入
  • 保持模式，當(dāng)輸入丟失時
  • 自動和手動切換模式
  • 信號丟失 （LOS） 檢測
• 1.05W 典型功耗，16 個輸出處于活動狀態(tài)
• 通常采用 1.8V（輸出、輸入）和 3.3V 電源（數(shù)字、PLL1、PLL2_OSC、PLL2 內(nèi)核）供電
• 完全集成的可編程環(huán)路濾波器
• PLL2
  • PLL2 相位檢測器速率高達(dá) 250 MHz
  • OSCin倍頻器
  • 集成低噪聲VCO
• 內(nèi)部功率調(diào)節(jié)：對于 122.88MHz 差分輸出，VDDO 上的 PSRR 優(yōu)于 –80 dBc
• 3 線或 4 線 SPI 接口（默認(rèn)為 4 線）
• –40oC 至 +85oC 工業(yè)環(huán)境溫度
• 支持 105oC PCB 溫度（在導(dǎo)熱墊上測量）
• LMK04616：10 mm × 10 mm NFBGA-144 封裝，間距為 0.8 mm

參數(shù)

產(chǎn)品概述

LMK04616是德州儀器(TI)推出的一款高性能雙環(huán)PLL時鐘抖動清除器，具有JESD204B兼容性。該器件采用10mm × 10mm NFBGA-144封裝，工作溫度范圍為-40°C至+85°C工業(yè)環(huán)境溫度。

主要特性

• ?雙環(huán)PLL架構(gòu)?：提供卓越的抖動清除性能
• ?超低噪聲?：
  • 1966.08MHz時48-fs RMS抖動
  • 983.04MHz時50-fs RMS抖動
  • 122.88MHz時61-fs RMS抖動
• ?JESD204B支持?：支持單次、脈沖和連續(xù)SYSREF模式
• ?16個差分輸出時鐘?：分為8個頻率組，可編程輸出擺幅700mVpp至1600mVpp
• ?低功耗?：16個輸出激活時典型功耗1.05W
• ?工作電壓?：1.8V(輸出、輸入)和3.3V(數(shù)字、PLL1、PLL2_OSC、PLL2核心)

應(yīng)用領(lǐng)域

• 無線基礎(chǔ)設(shè)施(LTE-BTS、小基站、遠(yuǎn)程射頻單元)
• 數(shù)據(jù)轉(zhuǎn)換器和集成收發(fā)器時鐘
• 網(wǎng)絡(luò)、SONET/SDH、DSLAM
• 測試和測量設(shè)備

功能描述

1. ?PLL1?：低帶寬PLL(3Hz-300Hz)，使用外部VCXO進(jìn)行初級抖動清除
2. ?PLL2?：高帶寬PLL(90kHz-1MHz)，集成LC VCO(5870-6175MHz)用于頻率合成
3. ?時鐘分配?：16個可配置輸出，支持HSDS和HCSL格式
4. ?延遲控制?：數(shù)字延遲(0-255周期)和模擬延遲(0-1.3ns，步長60ps)
5. ?參考輸入?：4個冗余參考時鐘輸入，支持自動/手動切換
6. ?JESD204B功能?：支持設(shè)備時鐘和SYSREF生成與同步

性能參數(shù)

• 相位噪聲底噪：-166dBc/Hz(20MHz偏移)
• 電源抑制比：>80dBc(122.88MHz差分輸出)
• 輸出頻率范圍：最高2GHz
• 輸出隔離度：相鄰?fù)ǖ篱g-70dBc

設(shè)計優(yōu)勢

• 完全集成的可編程環(huán)路濾波器
• 內(nèi)部電源調(diào)節(jié)提供優(yōu)異的PSRR
• 靈活的時鐘輸出配置
• 簡化的系統(tǒng)集成(無需外部VCO/環(huán)路濾波器)