久久久国产精品网站,欧美成人精品二区三区99精品,国产一区二区三区久久精品

LMK0482x 系列是業界性能最高的時鐘調節器，支持 JEDEC JESD204B。

PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅動 7 個 JESD204B 轉換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應用，14 個輸出中的每一個都可以單獨配置為傳統時鐘系統的高性能輸出。

LMK0482x 系列具有高性能，加上在功率或性能之間權衡的能力、雙 VCO、動態數字延遲、保持和無毛刺模擬延遲等功能，是提供靈活的高性能時鐘樹的理想選擇。
*附件：lmk04826.pdf

特性

JEDEC JESD204B支持
超低 RMS 抖動
- 88 fs RMS 抖動（12 kHz 至 20 MHz）
- 91 fs RMS 抖動（100 Hz 至 20 MHz）
- 245.76 MHz時–162.5 dBc/Hz本底噪聲
PLL2 提供多達 14 個差分器件時鐘
- 多達 7 個 SYSREF 時鐘
- 最大時鐘輸出頻率 3.1 GHz
- 來自 PLL2 的 LVPECL、LVDS、HSDS、LCPECL 可編程輸出
PLL1 多達 1 個緩沖 VCXO/晶體輸出
- LVPECL、LVDS、2xLVCMOS 可編程
雙環路PLLatinum? PLL架構
PLL1
- 多達 3 個冗余輸入時鐘
  - 自動和手動切換模式
  - 無中斷開關和LOS
- 集成低噪聲晶體振蕩器電路
- 輸入時鐘丟失時的保持模式
PLL2
- 歸一化 [1 Hz] PLL 本底噪聲為
  –227 dBc/Hz
- 相位檢測器速率高達 155 MHz
- OSCin 倍頻器
- 兩個集成低噪聲VCO
50% 占空比輸出分頻，1 至 32
（偶數和奇數）
精密數字延遲，動態可調
25 ps 步進模擬延遲
多模：雙 PLL、單 PLL 和時鐘分配
工業溫度范圍：–40 至 85°C
支持 105°C PCB 溫度（在導熱墊處測量）
3.15V 至 3.45V 工作電壓
封裝：64引腳QFN（9.0 mm × 9.0 mm × 0.8 mm）

參數

LMK0482x系列（包括LMK04821、LMK04826、LMK04828）是高性能雙鎖相環（PLL）時鐘抖動清除器，專為無線基礎設施、數據轉換器時鐘、網絡通信（如SONET/SDH）、醫療/軍事/航空航天等應用設計。其核心特性包括：

?超低RMS抖動?：12 kHz至20 MHz帶寬下低至88 fs，100 Hz至20 MHz下91 fs。
?JESD204B支持?：提供14路可配置差分時鐘輸出（7路設備時鐘+7路SYSREF時鐘），支持多通道同步。
?雙PLL架構?：
- ?PLL1?：支持外部VCXO/晶體輸入，實現頻率清潔和冗余輸入切換。
- ?PLL2?：集成雙VCO（頻率范圍覆蓋1.84–3.08 GHz），提供靈活的時鐘分配和低噪聲輸出。

?輸出配置?：
- 14路差分輸出可編程為LVDS、LVPECL、HSDS或LCPECL格式，支持最高3.1 GHz頻率。
- 每路輸出支持獨立分頻（1–32）、數字延遲（4–32 VCO周期）和模擬延遲（0–575 ps）。
?冗余與同步?：
- 支持3路參考輸入（CLKin0/1/2），支持自動/手動切換和零延遲反饋模式。
- 集成SYSREF生成器，滿足JESD204B確定性延遲需求。
?低噪聲性能?：
- 噪聲底低至-162.5 dBc/Hz（245.76 MHz時）。
- 相位噪聲優化設計，適用于高精度時鐘樹應用。