国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

小編科普一下關于鎖相環的一些概念

FPGA設計論壇 ? 來源:FPGA設計論壇 ? 作者:FPGA設計論壇 ? 2022-07-03 15:10 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

鎖相環的一些概念

1、捕獲、鎖定與跟蹤的概念

捕獲,是指從輸入信號加到鎖相環輸入端開始開始,一直到環路達到鎖定的全過程。

鎖相環的鎖定是指鎖相環的輸出頻率等于輸入頻率,而輸出信號的相位跟隨輸入信號的變化而變化。

跟蹤是指鎖相環鎖定后的狀態,一旦鎖相環進入鎖定狀態,若輸入信號產生了相位的變化,環路就調整壓控振蕩器的控制電壓使得其輸出信號的相位跟隨輸入信號的相位變化,即保持恒定的穩態相位差。這種狀態稱為跟蹤或同步狀態。

2、捕獲時間和穩態相差

捕獲時間是指捕獲過程所需的時間。捕獲時間的大小不僅與環路參數有關,而且與起始狀態有關。

當環路進入同步狀態之后,環內被控振蕩器的振蕩器頻率已經等于輸入信號的頻率,兩者之間只差一個固定的相位。這個相位差稱為穩態相差。反過來說,若穩態相差為一個常數或等于0,則說明環路處于鎖定狀態。

3、相位捕獲和頻率捕獲

“相位捕獲”指在捕獲過程中,相位沒有經過2π的周期跳躍就能進入的鎖定狀態,即捕獲過程小于一個2π周期的捕獲過程稱為相位捕獲,又稱快捕獲。“頻率捕獲”指捕獲經歷一個以上的頻率周期的捕獲過程。即意味著環路的輸入信號頻率與輸出信號頻率在開始捕獲前相差至少一個周期。一般來說,一個鎖相環從捕獲到鎖定都要經歷從頻率捕獲到相位捕獲兩個過程。

如下圖的快捕范圍就是快捕帶,只有相位捕獲,因此收斂較快,而除快捕范圍的捕獲帶則首先要進行頻率捕獲,然后才是相位捕獲。頻率捕獲相對來說是一個慢的過程,因此收斂較慢。

4、捕獲帶和同步帶

捕獲帶是指保證環路必然進入鎖定的最大固有頻差值。換句話說,就是在保證環路不出現穩定的差拍狀態所允許的最大固有頻差值。

一旦環路進入鎖定狀態,系統就處于跟蹤狀態。隨著輸入信號的頻率和相位的變化,環路應該始終能跟蹤其變化,但一旦輸入信號的頻率與被控壓控振蕩器的自由振蕩器頻率相差太多,環路就會失去跟蹤能力,這種狀態稱為“失鎖”。

同步帶是指系統保持同步的最大固有頻差值

5、最大頻率階躍范圍

描述PLL對于穩定工作狀態的動態限制。環路初始處于鎖定狀態,當輸入信號的頻率發生階躍變化的幅度在失鎖帶的范圍之內,環路能夠保持鎖定。然而,當輸入信號的頻率發生階躍變化的幅度超出失鎖帶的范圍,環路不能保持鎖定,輸出信號無法跟蹤輸入參考信號。當然,通過緩慢的捕獲過程,環路可再次入鎖。

ffb81244-f206-11ec-ba43-dac502259ad0.png

鑒相器

ffcbfe80-f206-11ec-ba43-dac502259ad0.png

關于鑒頻器介紹一下2種鑒頻器:

鑒頻器1,二象限反正切函數,

優點:最準確的鑒相方法,實際相位差異位于-90°至+90°的范圍之內時,該鑒相器的工作保持線性,并且其輸出的鑒相結果與信號幅值無關。

缺點:需要進行反正切求值,因而它也是計算量最大的一種。

鑒頻器2

ffde0c9c-f206-11ec-ba43-dac502259ad0.png

優點:計算量小, 適合純邏輯實現

缺點:鑒頻近似準確,鑒相結果與

成正比,并且與信號幅值有關

環路濾波器 和 頻率可變振蕩器 與鎖頻環一樣,不在重復敘述

Matlab 程序

在鎖頻環的程序基礎上添加鎖相環,設定前面500ms是鎖頻環工作,將頻率快速的拉到接近的范圍,然后切換到鎖相環,期間在1s的時候頻率突變10Hz,在2s的時候突變30Hz,在3s的時候突變100Hz,來理解快捕范圍,頻率階躍、捕獲帶等這些概念。為了顯示更加清楚,這里就不加碼元信息了

format long g;

clc;clear all;close all

SampleClk = 4.1e6;

PointNum = SampleClk*5;

IF = 1e6- 240 ;

Carr_cos(1:SampleClk) = cos(2*pi*(IF/SampleClk).*[1:SampleClk] + 0);

Carr_sin(1:SampleClk) = sin(2*pi*(IF/SampleClk).*[1:SampleClk] + 0);

IF = IF + 10;

Carr_cos(1+SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[SampleClk+1:PointNum] + 0);

Carr_sin(1+SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[SampleClk+1:PointNum] + 0);

IF = IF + 30;

Carr_cos(1+2*SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[2*SampleClk+1:PointNum] + 0);

Carr_sin(1+2*SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[2*SampleClk+1:PointNum] + 0);

IF = IF + 100;

Carr_cos(1+3*SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[3*SampleClk+1:PointNum] + 0);

Carr_sin(1+3*SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[3*SampleClk+1:PointNum] + 0);

signal0 = Carr_cos +j*Carr_sin;

data = awgn(signal0,-5,'measured');

n = SampleClk/1000;

num=1000;

a=rand(1,num);

a(a>0.5)=1;

a(a<=0.5)=-1;

% for m = 1 1000

% data(m*n+1:(m + 1)*n) = a(m)*data(m*n+1:(m + 1)*n);

% end

fc = 1e6;

n = SampleClk/1000;

nf = floor(length(data)/n);

FAccCarReg0 = 0;

PAccCarReg0 = 0;

frame = 0;

FLL_BL = 100;

PLL_BL = 20;

tc1 = 1/1000;

k1 = 1;

[d0,d1] = Fil2ndPara(k1,FLL_BL,tc1);

[c0,c1] = Fil2ndPara(k1,PLL_BL,tc1);

df(1:nf) = 0;

df1(1:nf) = 0;

PQaccu = 0;

PIaccu = 0;

fll = 0;

pll = 0;

carr_accu = 0;

counter = 1;

init_carr_freq = fc;

for frame = 1 : nf

% frame

carr_freq = init_carr_freq + fll + pll;

for clk = 0 : n-1

%clk

carr_accu = rem(carr_accu,1);

cosine = cos(2*pi*(carr_accu));

sine = sin(2*pi*(carr_accu));

baseband = (data(((frame-1)*n+clk+1))).*(cosine -j*sine);

PI_clk = real(baseband);

PQ_clk = imag(baseband);

PQaccu = PQaccu + PQ_clk;

PIaccu = PIaccu + PI_clk;

carr_accu = carr_accu + carr_freq/SampleClk;

end

PQ(frame) = PQaccu;

PI(frame) = PIaccu;

if PI(frame) == 0

PI(frame) = 0.0000001;

end

PQaccu = 0;

PIaccu = 0;

if frame <5?

fll = 0;

pll = 0;

elseif(frame <500 )

df(frame) = FrqErr(PI,PQ,frame);

[fll,FAccCarReg0] = Fil2nd(d0,d1,FAccCarReg0,df(frame));

else

df1(frame) = PhaErr(PI,PQ,frame);

[pll,PAccCarReg0] = Fil2nd(c0,c1,PAccCarReg0,df1(frame));

end

fll_frame(frame) = fll + pll;

end

figure(1)

plot(fll_frame);

figure(4)

plot(PI);

hold on

plot(PQ);

hold on

figure(5)

plot(atan(PQ./PI))

從頻率跟蹤圖可以明顯的看出

在500ms鎖頻環轉鎖相環的時候,誤差頻率很小,因此處于快捕帶,只需要對相位進行捕獲,收斂很快。在1s的時候,頻率突變10Hz,環路仍然保持鎖定,很快便調整到了正確的頻率,因此10Hz屬于最大階躍范圍內,2s的時候,頻率突變30Hz,很明顯的頻率出現了震蕩,這就是失鎖了,但仍處于捕獲帶內,因此花了一點時間又重新鎖定到正確的頻率上,最后,頻率突變100Hz,則直接跳出了捕獲帶之外,無法重新鎖定了。

從I/Q幅度圖以及鑒相值可以看出

在500ms和1s的時候,相位沒有出現2*pi的翻轉,而在2s的時候出現了多次的2pi的翻轉,這也印證了最開始介紹鎖相環的概念中的 頻率捕獲和相位捕獲的內容。

IQ幅度圖:

fff2fc4c-f206-11ec-ba43-dac502259ad0.png

鑒相值圖:

000d0236-f207-11ec-ba43-dac502259ad0.png

原文標題:FPGA學習-數字鎖相環

文章出處:【微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 鎖相環
    +關注

    關注

    36

    文章

    635

    瀏覽量

    91123
  • pll
    pll
    +關注

    關注

    6

    文章

    982

    瀏覽量

    138182
  • 鑒頻器
    +關注

    關注

    1

    文章

    28

    瀏覽量

    33889
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Altera公司鎖相環IP核介紹

    鎖相環(PLL,Phase Lock Loop)的主要作用是實現輸出時鐘對輸入參考時鐘的相位與頻率的精確跟蹤和同步。鎖相環(PLL)的主要模塊包括相位頻率檢測器(PFD)、電荷泵、環路濾波器
    的頭像 發表于 03-06 15:58 ?73次閱讀
    Altera公司<b class='flag-5'>鎖相環</b>IP核介紹

    探索CDC516:高性能3.3V鎖相環時鐘驅動器

    探索CDC516:高性能3.3V鎖相環時鐘驅動器 在電子設計領域,時鐘驅動器對于確保系統的穩定運行至關重要。今天我們要深入探討的是德州儀器(Texas Instruments)的CDC516,
    的頭像 發表于 02-10 14:55 ?108次閱讀

    CDC2516:高性能鎖相環時鐘驅動器的深度解析

    CDC2516:高性能鎖相環時鐘驅動器的深度解析 在電子設計領域,時鐘驅動器是確保系統穩定運行的關鍵組件之。今天,我們就來詳細探討款高性能的鎖相環時鐘驅動器——CDC2516。 文
    的頭像 發表于 02-10 14:50 ?130次閱讀

    CDC509:高性能3.3V鎖相環時鐘驅動器

    Instruments)的CDC509就是款專為同步DRAM應用設計的高性能、低偏斜、低抖動的鎖相環(PLL)時鐘驅動器。今天我們就來深入了解一下這款產品。 文件下載: cdc509.pdf 產品概述
    的頭像 發表于 02-10 14:40 ?206次閱讀

    CDCVF2505 3.3 - V 時鐘鎖相環時鐘驅動器:設計與應用指南

    的 CDCVF2505 3.3 - V 時鐘鎖相環時鐘驅動器,看看它在同步 DRAM 和通用應用中能發揮怎樣的作用。 文件下載: cdcvf2505.pdf 、產品特性亮點 寬頻率范圍與低抖動
    的頭像 發表于 02-10 14:25 ?134次閱讀

    CDCVF25081:高性能鎖相環時鐘驅動器深度解析

    款高性能、低偏斜、低抖動的鎖相環(PLL)時鐘驅動器。 文件下載: cdcvf25081.pdf 、產品特性亮點 1. 架構與輸出 CDCVF25081基于鎖相環技術,是零延遲緩
    的頭像 發表于 02-10 14:20 ?129次閱讀

    TLC2932A高性能鎖相環芯片詳解:設計與應用指南

    TLC2932A高性能鎖相環芯片詳解:設計與應用指南 在電子設計領域,鎖相環(PLL)是種至關重要的電路,它能夠實現信號的相位同步和頻率合成,廣泛應用于通信、雷達、儀器儀表等眾多領域。今天要給大家
    的頭像 發表于 02-10 11:10 ?167次閱讀

    探索TLC2933A高性能鎖相環:特性、應用與設計要點

    ,了解其特性、工作原理及應用中的設計要點。 文件下載: tlc2933a.pdf 、TLC2933A概述 TLC2933A專為鎖相環系統設計,主要由電壓控制振蕩器(VCO)和邊緣觸發型相位頻率檢測器
    的頭像 發表于 02-10 11:10 ?177次閱讀

    TI CDCU877和CDCU877A:高性能1.8V鎖相環時鐘驅動器深度解析

    兩款1.8V鎖相環(PLL)時鐘驅動器,專為雙倍數據速率(DDR II)應用而設計,具有諸多卓越特性。下面,我們就來詳細了解一下這兩款產品。 文件下載: cdcu877a.pdf 、產品特性亮點
    的頭像 發表于 02-10 11:05 ?305次閱讀

    爬壁機器人磁鐵的一些常見問題

    爬壁機器人近幾年比較火,它是類能夠在垂直墻面、天花板、傾斜表面上移動和作業的特種機器人,今天我們不聊其它,只聊下關于磁吸附應用中的磁鐵,以下是小整理的關于爬壁機器人中磁鐵的
    的頭像 發表于 01-09 10:06 ?273次閱讀
    爬壁機器人磁鐵的<b class='flag-5'>一些</b>常見問題

    ?CDCVF2510 3.3V鎖相環時鐘驅動器技術文檔總結

    該CDCVF2510是款高性能、低偏斜、低抖動、鎖相環 (PLL) 時鐘驅動器。它使用鎖相環 (PLL) 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對齊。它專為
    的頭像 發表于 10-08 10:00 ?772次閱讀
    ?CDCVF2510 3.3V<b class='flag-5'>鎖相環</b>時鐘驅動器技術文檔總結

    ?CDCVF2510A 3.3V鎖相環時鐘驅動器技術文檔總結

    該CDCVF2510A是款高性能、低偏斜、低抖動、鎖相環 (PLL) 時鐘驅動器。該CDCVF2510A使用鎖相環 (PLL) 將反饋 (FBOUT) 輸出在頻率和相位上精確對齊到時鐘 (CLK
    的頭像 發表于 09-22 09:21 ?470次閱讀
    ?CDCVF2510A 3.3V<b class='flag-5'>鎖相環</b>時鐘驅動器技術文檔總結

    基于鎖相環的無軸承同步磁阻電機無速度傳感器檢測技術

    使用場合。為實現無軸承同步磁阻電機高速超高速、低成本、實用化運行,提出了種基于鎖相環法的無速度傳感自檢測技術。通過應用鎖相環原理,設計出無軸承同步磁阻電機無速度傳感器,并基于 Matlab
    發表于 07-29 16:22

    高壓放大器在鎖相環穩定重復頻率研究中的應用

    實驗名稱: 鎖相環穩定重復頻率的系統分析 實驗內容: 針對重復頻率的漂移,引入兩套鎖相環系統反饋控制兩個激光器的重復頻率,將其鎖定在同個穩定的時鐘源上。本章主要闡述了經典鎖相環的原理
    的頭像 發表于 06-06 18:36 ?701次閱讀
    高壓放大器在<b class='flag-5'>鎖相環</b>穩定重復頻率研究中的應用

    鎖相環(PLL)電路設計與應用(全9章)

    內容介紹本文檔主要介紹鎖相環(PLL)電路的設計與應用,內容包括PLL工作原理與電路構成、PLL電路的傳輸特性、PLL電路中環路濾波器的設計方法、PLL電路的測試與評價方法、PLL特性改善技術
    發表于 04-18 15:34