該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環 （PLL） 時鐘驅動器。它使用鎖相環 （PLL） 將反饋 （FBOUT） 輸出與時鐘 （CLK） 輸入信號在頻率和相位上精確對齊。它專為與同步 DRAM 配合使用而設計。該CDCVF2510工作電壓為 3.3V V CC . 它還提供集成串聯阻尼電阻器，使其成為驅動點對點負載的理想選擇。

一組10個輸出提供10個低偏斜、低抖動的CLK拷貝。輸出信號占空比調整為50%，與CLK的占空比無關。輸出通過控制（G）輸入使能或禁用。當G輸入為高電平時，輸出與CLK的相位和頻率切換;當G輸入為低電平時，輸出被禁用至邏輯低電平狀態。
*附件：cdcvf2510.pdf

與許多包含PLL的產品不同，CDCVF2510不需要外部RC網絡。片上包含PLL的環路濾波器，可最大限度地減少元件數量、電路板空間和成本。

由于它基于PLL電路，因此該CDCVF2510需要穩定時間才能實現反饋信號與基準信號的鎖相。在上電和施加固定頻率、CLK的固定相位信號或PLL基準或反饋信號發生任何變化后，需要該穩定時間。PLL可以通過捆綁AV來旁路進行測試CC到地面。

該CDCVF2510的特點是在 0°C 至 85°C 范圍內工作。

特性

• 設計符合并超過 PC133 SDRAM 注冊 DIMM 規范修訂版 1.1
• 兼容擴頻時鐘
• 工作頻率 50 MHz 至 175 MHz
• 66 MHz至166 MHz時的靜態相位誤差分布為±125 ps
• 66 MHz至166 MHz時的抖動（cyc - cyc）為|70|ps
• 先進的深亞微米工藝使功耗比當前一代的 PC133 器件降低 40% 以上
• 提供塑料 24 引腳 TSSOP
• 用于同步DRAM應用的鎖相環時鐘分配
• 將一個時鐘輸入分配到一個包含 10 個輸出的組
• 外部反饋 （FBIN） 端子用于將輸出同步到時鐘輸入
• 片上25-串聯阻尼電阻
• 無需外部 RC 網絡
• 工作電壓為 3.3 V

參數

?1. 核心特性?

• ?高性能時鐘分配?：專為PC133 SDRAM寄存DIMM規范設計，支持50MHz至175MHz工作頻率，靜態相位誤差±125ps（66MHz-166MHz），周期抖動≤70ps。
• ?低功耗設計?：采用深亞微米工藝，功耗比同代PC133器件降低40%以上。
• ?集成化設計?：內置25Ω串聯阻尼電阻，無需外部RC網絡，簡化電路布局。
• ?單輸入多輸出?：1個時鐘輸入（CLK）分配至10路低偏移輸出（1Y0-9），輸出使能由G引腳控制（高電平啟用）。

?2. 關鍵功能?

• ?鎖相環同步?：通過外部反饋引腳（FBIN/FBOUT）實現輸入與輸出的頻率/相位精確對齊，反饋路徑內置阻尼電阻。
• ?穩定時間要求?：上電或時鐘穩定后需1ms鎖定時間（不適用于擴頻時鐘）。
• ?旁路模式?：將AVCC接地可繞過PLL，直接緩沖輸入時鐘。

?3. 電氣參數?

• ?電壓范圍?：3V至3.6V（AVCC≤VCC+0.7V），工業級溫度范圍（0°C至85°C）。
• ?動態性能?：輸出上升/下降時間≤1.1ns，傳播延遲（旁路模式）1.8-3.9ns。
• ?絕對最大額定值?：輸入電壓-0.5V至4.6V，輸出電流±50mA。

?4. 封裝與訂購?

• ?封裝類型?：24引腳TSSOP（PW），型號包括CDCVF2510PW/PWR（已不建議用于新設計，推薦替代型號CDCVF2510A）。
• ?環保認證?：符合RoHS標準。