關于鎖相環（PLL）你知道哪些？
一、鎖相環組成
鎖相環一般由三部分組成壓控振蕩器、濾波器和鑒相器。最終使得輸入和輸出兩個頻率同步，且具有穩定的相位差。
二、鎖相環作用
用來把輸入的時鐘頻率進行倍頻。
三、鎖相環各個部分介紹
壓控振蕩器：電壓變化控制輸出的振蕩器，輸入電壓越高，輸出頻率越大！
鑒相器：鑒定兩個輸入波形的相位，輸出占空比穩定的波形。
濾波器：把鑒相器輸出的或高或低的方波電壓，經過濾波器變成平穩的直流電壓。
四、如何具體實現輸出信號的分頻和倍頻
如果想要倍頻，只需要將壓控振蕩器的輸出進行分頻，比如二分頻，其中一部分分頻和輸入頻率得一樣，那么對應輸出的頻率就是輸入頻率的二倍了。
編輯：jq
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
濾波器
+關注
關注
162文章
8412瀏覽量
185712 -
壓控振蕩器
+關注
關注
10文章
174瀏覽量
30509 -
鑒相器
+關注
關注
1文章
62瀏覽量
23870
原文標題：關于鎖相環（PLL）必須要知道的事
文章出處：【微信號：gh_9d70b445f494，微信公眾號：FPGA設計論壇】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
Altera公司鎖相環IP核介紹
鎖相環(PLL，Phase Lock Loop)的主要作用是實現輸出時鐘對輸入參考時鐘的相位與頻率的精確跟蹤和同步。鎖相環(PLL)的主要模塊包括相位頻率檢測器(PFD)、電荷泵、環路
探索CDC516：高性能3.3V鎖相環時鐘驅動器
高性能、低偏斜、低抖動的3.3V鎖相環（PLL）時鐘驅動器，專為同步DRAM應用而設計。 文件下載： cdc516.pdf 一、CDC516概述 CDC516是一款專門為同步DRAM應用打造的時鐘驅動器
CDC2516：高性能鎖相環時鐘驅動器的深度解析
： cdc2516.pdf 一、CDC2516概述 CDC2516是一款高性能、低偏斜、低抖動的鎖相環（PLL）時鐘驅動器，專為同步DRAM應用而設計。它工作在3.3V的VCC電壓下，能將一個時鐘輸入分配到四個輸出組，每組有四個輸出，總共提供16個低偏斜、低抖動的輸入時鐘
CDC509：高性能3.3V鎖相環時鐘驅動器
Instruments）的CDC509就是一款專為同步DRAM應用設計的高性能、低偏斜、低抖動的鎖相環（PLL）時鐘驅動器。今天我們就來深入了解一下這款產品。 文件下載： cdc509.pdf 產品概述
CDCVF25081：高性能鎖相環時鐘驅動器深度解析
，一款高性能、低偏斜、低抖動的鎖相環（PLL）時鐘驅動器。 文件下載： cdcvf25081.pdf 一、產品特性亮點 1. 架構與輸出 CDCVF25081基于鎖相環技術，是零延遲緩沖器。它將1個時鐘輸入轉換為2組，每組4個輸
TLC2932A高性能鎖相環芯片詳解：設計與應用指南
TLC2932A高性能鎖相環芯片詳解：設計與應用指南 在電子設計領域，鎖相環（PLL）是一種至關重要的電路，它能夠實現信號的相位同步和頻率合成，廣泛應用于通信、雷達、儀器儀表等眾多領域。今天要給大家
探索TLC2933A高性能鎖相環：特性、應用與設計要點
探索TLC2933A高性能鎖相環：特性、應用與設計要點 在電子設計領域，鎖相環（PLL）是實現頻率合成、信號同步等功能的關鍵組件。今天，我們將深入探討德州儀器（TI）的TLC2933A高性能鎖
?CDCVF2510 3.3V鎖相環時鐘驅動器技術文檔總結
該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環 （PLL） 時鐘驅動器。它使用鎖相環 （PLL） 將反饋 （FBOUT） 輸出與時鐘 （CLK） 輸入信號在頻率和相位上精確對
?CDCVF2509 3.3V鎖相環時鐘驅動器技術文檔總結
該CDCVF2509是一款高性能、低偏斜、低抖動、鎖相環 （PLL） 時鐘驅動器。該器件使用 PLL 將反饋 （FBOUT） 輸出與時鐘 （CLK） 輸入信號在頻率和相位上精確對齊。該器件專為與同步
?CDCVF25081 3.3-V 鎖相環時鐘驅動器技術文檔總結
CDCVF25081是一款高性能、低偏斜、低抖動、鎖相環時鐘驅動器。它使用 PLL 將輸出時鐘在頻率和相位上精確對齊輸入時鐘信號。輸出分為 2 個組，總共 8 個緩沖 CLKIN 輸出。當不存在 CLKIN 信號時，該器件會自動將輸出置于低電平狀態（掉電模式）。
?CDCVF2510A 3.3V鎖相環時鐘驅動器技術文檔總結
該CDCVF2510A是一款高性能、低偏斜、低抖動、鎖相環 （PLL） 時鐘驅動器。該CDCVF2510A使用鎖相環 （PLL） 將反饋 （FBOUT） 輸出在頻率和相位上精確對齊到時
?TLC2933A 高性能鎖相環 (PLL) 芯片技術文檔摘要
該TLC2933A專為鎖相環（PLL）系統設計，由壓控振蕩器（VCO）和邊沿觸發型相位頻率檢測器（PFD）組成。VCO的振蕩頻率范圍由外部偏置電阻（R ~偏見~ ).VCO在輸出級有一個1/2分頻器
高壓放大器在鎖相環穩定重復頻率研究中的應用
實驗名稱： 鎖相環穩定重復頻率的系統分析 實驗內容： 針對重復頻率的漂移，引入兩套鎖相環系統反饋控制兩個激光器的重復頻率，將其鎖定在同一個穩定的時鐘源上。本章主要闡述了經典鎖相環的原理，穩定重復
Analog Devices Inc. ADF4382x小數N分頻鎖相環 (PLL)數據手冊
Analog Devices ADF4382x小數N分頻鎖相環 (PLL) 是一款高性能、超低抖動、小數N分頻鎖相環 (PLL)。它集成了壓控振蕩器 (VCO)，是5G或數據轉換器時鐘
鎖相環(PLL)電路設計與應用（全9章）
內容介紹本文檔主要介紹鎖相環(PLL)電路的設計與應用，內容包括PLL工作原理與電路構成、PLL電路的傳輸特性、PLL電路中環路濾波器的設計
發表于 04-18 15:34
工商網監
評論