国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

格芯宣布轉攻3D封裝,3D封裝成半導體巨頭發展重點

我快閉嘴 ? 來源:與非網 ? 作者:與非網 ? 2020-06-24 15:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

近日,全球第二大晶圓代工廠格芯(GlobalFoundries)宣布,采用 12nm FinFET 工藝,成功流片了基于 ARM 架構的高性能 3D 封裝芯片。這意味著格芯亦投身于 3D 封裝領域,將與英特爾、臺積電等公司一道競爭異構計算時代的技術主動權。

放棄 7nm 格芯轉攻 3D 封裝

據報道,格芯攜手 ARM 公司驗證了 3D 設計測試(DFT)方法,可以在芯片上集成多種節點技術,優化邏輯電路、內存帶寬和射頻性能,可向用戶提供更多差異化的解決方案。格芯平臺首席技術專家 John Pellerin 表示:“在大數據與認知計算時代,先進封裝的作用遠甚以往。AI 的使用與高吞吐量節能互連的需求,正通過先進封裝技術推動加速器的增長?!?/p>

隨著運算的復雜化,異構計算大行其道,更多不同類型的芯片需要被集成在一起,而依靠縮小線寬的辦法已經無法同時滿足性能、功耗、面積以及信號傳輸速度等多方面的要求。在此情況下,越來越多的半導體廠商開始把注意力放在系統集成層面,通過封裝技術尋求解決方案。這使得 3D 封裝成為當前國際上幾大主流半導體晶圓制造廠商重點發展的技術。

雖然格芯在去年宣布放棄繼續在 7nm 以及更加先進的制造工藝方向的研發,但這并不意味著其在新技術上再也無所作為。此次在 3D 封裝技術上的發力,正是格芯在大趨勢下所做出的努力,其新開發的 3D 封裝解決方案不僅可為 IC 設計公司提供異構邏輯和邏輯 / 內存集成途徑,還可以優化生產節點制造,從而實現更低延遲、更高帶寬和更小特征尺寸。

3D 封裝成半導體巨頭發展重點

同為半導體巨頭的英特爾、臺積電在 3D 封裝上投入更早,投入的精力也更大。去年年底,英特爾在其“架構日”上首次推出全球第一款 3D 封裝技術 Foveros,在此后不久召開的 CES2019 大展上展出了采用 Foveros 技術封裝而成的 Lakefield 芯片。

根據英特爾的介紹,該項技術的最大特點是可以在邏輯芯片上垂直堆疊另外一顆邏輯芯片,實現了真正意義上的 3D 堆疊。

而在此前召開的 SEMICON West 大會上,英特爾再次推出了一項新的封裝技術 Co-EMIB。這是一個將 EMIB 和 Foveros 技術相結合的創新應用。它能夠讓兩個或多個 Foveros 元件互連,并且基本達到單芯片的性能水準。設計人員也能夠利用 Co-EMIB 技術實現高帶寬和低功耗的連接模擬器、內存和其他模塊。

臺積電在 3D 封裝上的投入也很早。業界有一種說法,正是因為臺積電對先進封裝技術的重視,才使其在與三星的競爭中占得優勢,獲得了蘋果的訂單。無論這個說法是否為真,封裝技術在臺積電技術版圖中的重要性已越來越突出。

在 2019 中國技術論壇(TSMC2019 Technology Symposium)上,臺積電集中展示了從 CoWoS、InFO 的 2.5D 封裝到 SoIC 的 3D 封裝技術。CoWoS 和 InFO 采用硅中介層把芯片封裝到硅載片上,并使用硅載片上的高密度走線進行互連,從而實現亞 3D 級別的芯片堆疊效果。

SoIC 則是臺積電主推的 3D 封裝技術,它通過晶圓對晶圓(Wafer-on-wafer)的鍵合方式,可以將不同尺寸、制程技術及材料的小芯片堆疊在一起。相較 2.5D 封裝方案,SoIC 的凸塊密度更高,傳輸速度更快,功耗更低。

對此,半導體專家莫大康表示,半導體廠商希望基于封裝技術(而非前道制造工藝),將不同類型的芯片和小芯片集成在一起,從而接近甚至是達到系統級單芯片(SoC)的性能。這在異構計算時代,面對多種不同類型的芯片集成需求,是一種非常有效的解決方案。

封裝子系統“IP”或將成趨勢之一

產品功能、成本與上市時間是半導體公司關注的最主要因素。隨著需求的不斷增加,如果非要把所有電路都集成在一顆芯片之上,必然導致芯片的面積過大,同時增加設計成本和工藝復雜度,延長產品周期,因此會增大制造工藝復雜度,也會讓制造成本越來越高。這也是異構計算時代,人們面臨的主要挑戰。因此,從技術趨勢來看,主流半導體公司依托 3D 封裝技術,可以對復雜的系統級芯片加以實現。

根據莫大康的介紹,人們還在探索采用多芯片異構集成的方式把一顆復雜的芯片分解成若干個子系統,其中一些子系統可以實現標準化,然后就像 IP 核一樣把它們封裝在一起。這或許成為未來芯片制造的一個發展方向。當然,這種方式目前并非沒有障礙。

首先是散熱問題。芯片的堆疊會讓散熱問題變得更加棘手,設計人員需要更加精心地考慮系統的結構,以適應、調整各個熱點。更進一步,這將影響到整個系統的架構設計,不僅涉及物理架構,也有可能會影響到芯片的設計架構。

此外,測試也是一個挑戰??梢韵胂笤谝粋€封裝好的芯片組中,即使每一顆小芯片都能正常工作,也很難保證集成在一起的系統級芯片保持正常。對其進行正確測試需要花費更大功夫,這需要從最初 EDA 的工具,到仿真、制造以及封裝各個環節的協同努力。
責任編輯:tzh

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54012

    瀏覽量

    466193
  • 半導體
    +關注

    關注

    339

    文章

    30735

    瀏覽量

    264245
  • 3D
    3D
    +關注

    關注

    9

    文章

    3011

    瀏覽量

    115068
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    2D、2.5D3D封裝技術的區別與應用解析

    半導體封裝技術的發展始終遵循著摩爾定律的延伸與超越。當制程工藝逼近物理極限,先進封裝技術成為延續芯片性能提升的關鍵路徑。本文將從技術原理、典型結構和應用場景三個維度,系統剖析2
    的頭像 發表于 01-15 07:40 ?600次閱讀
    2<b class='flag-5'>D</b>、2.5<b class='flag-5'>D</b>與<b class='flag-5'>3D</b><b class='flag-5'>封裝</b>技術的區別與應用解析

    簡單認識3D SOI集成電路技術

    半導體技術邁向“后摩爾時代”的進程中,3D集成電路(3D IC)憑借垂直堆疊架構突破平面縮放限制,成為提升性能與功能密度的核心路徑。
    的頭像 發表于 12-26 15:22 ?595次閱讀
    簡單認識<b class='flag-5'>3D</b> SOI集成電路技術

    淺談2D封裝,2.5D封裝3D封裝各有什么區別?

    集成電路封裝技術從2D3D的演進,是一場從平面鋪開到垂直堆疊、從延遲到高效、從低密度到超高集成的革命。以下是這三者的詳細分析:
    的頭像 發表于 12-03 09:13 ?851次閱讀

    半導體“HBM和3D Stacked Memory”技術的詳解

    3D Stacked Memory是“技術方法”,而HBM是“用這種方法解決特定問題的產品”。
    的頭像 發表于 11-07 19:39 ?6138次閱讀
    <b class='flag-5'>半導體</b>“HBM和<b class='flag-5'>3D</b> Stacked Memory”技術的詳解

    3D封裝架構的分類和定義

    3D封裝架構主要分為芯片對芯片集成、封裝封裝集成和異構集成三大類,分別采用TSV、TCB和混合鍵合等先進工藝實現高密度互連。
    的頭像 發表于 10-16 16:23 ?1899次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>架構的分類和定義

    【海翔科技】玻璃晶圓 TTV 厚度對 3D 集成封裝可靠性的影響評估

    一、引言 隨著半導體技術向小型化、高性能化發展,3D 集成封裝技術憑借其能有效提高芯片集成度、縮短信號傳輸距離等優勢,成為行業發展的重要方
    的頭像 發表于 10-14 15:24 ?464次閱讀
    【海翔科技】玻璃晶圓 TTV 厚度對 <b class='flag-5'>3D</b> 集成<b class='flag-5'>封裝</b>可靠性的影響評估

    Socionext推出3D芯片堆疊與5.5D封裝技術

    、3D及5.5D的先進封裝技術組合與強大的SoC設計能力,Socionext將提供高性能、高品質的解決方案,助力客戶實現創新并推動其業務增長。
    的頭像 發表于 09-24 11:09 ?2632次閱讀
    Socionext推出<b class='flag-5'>3D</b>芯片堆疊與5.5<b class='flag-5'>D</b><b class='flag-5'>封裝</b>技術

    玩轉 KiCad 3D模型的使用

    “ ?本文將帶您學習如何將 3D 模型與封裝關聯、文件嵌入,講解 3D 查看器中的光線追蹤,以及如何使用 CLI 生成 PCBA 的 3D 模型。? ” ? 在日常的 PCB 設計中,
    的頭像 發表于 09-16 19:21 ?1.2w次閱讀
    玩轉 KiCad <b class='flag-5'>3D</b>模型的使用

    AD 3D封裝庫資料

    ?AD ?PCB 3D封裝
    發表于 08-27 16:24 ?7次下載

    3D封裝的優勢、結構類型與特點

    nm 時,摩爾定律的進一步發展遭遇瓶頸。傳統 2D 封裝因互連長度較長,在速度、能耗和體積上難以滿足市場需求。在此情況下,基于轉接板技術的 2.5D
    的頭像 發表于 08-12 10:58 ?2461次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>的優勢、結構類型與特點

    華大九天推出粒(Chiplet)與2.5D/3D先進封裝版圖設計解決方案Empyrean Storm

    隨著“后摩爾時代”的到來,粒(Chiplet)與 2.5D/3D 先進封裝技術正成為突破晶體管微縮瓶頸的關鍵路徑。通過異構集成將不同的芯片模塊化組合,依托2.5
    的頭像 發表于 08-07 15:42 ?4725次閱讀
    華大九天推出<b class='flag-5'>芯</b>粒(Chiplet)與2.5<b class='flag-5'>D</b>/<b class='flag-5'>3D</b>先進<b class='flag-5'>封裝</b>版圖設計解決方案Empyrean Storm

    Chiplet與3D封裝技術:后摩爾時代的芯片革命與屹立創的良率保障

    在摩爾定律逐漸放緩的背景下,Chiplet(小芯片)技術和3D封裝成半導體行業突破性能與集成度瓶頸的關鍵路徑。然而,隨著芯片集成度的提高,氣泡缺陷成為影響封裝良率的核心挑戰之一。
    的頭像 發表于 07-29 14:49 ?1123次閱讀
    Chiplet與<b class='flag-5'>3D</b><b class='flag-5'>封裝</b>技術:后摩爾時代的芯片革命與屹立<b class='flag-5'>芯</b>創的良率保障

    3D AD庫文件

    3D庫文件
    發表于 05-28 13:57 ?6次下載

    3D閃存的制造工藝與挑戰

    3D閃存有著更大容量、更低成本和更高性能的優勢,本文介紹了3D閃存的制造工藝與挑戰。
    的頭像 發表于 04-08 14:38 ?2448次閱讀
    <b class='flag-5'>3D</b>閃存的制造工藝與挑戰

    3D封裝與系統級封裝的背景體系解析介紹

    3D封裝與系統級封裝概述 一、引言:先進封裝技術的演進背景 隨著摩爾定律逐漸逼近物理極限,半導體行業開始從單純依賴制程微縮轉向
    的頭像 發表于 03-22 09:42 ?2128次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>與系統級<b class='flag-5'>封裝</b>的背景體系解析介紹