摘 要 :ＤＤＲ３ ＳＤＲＡＭ 是第二代雙倍數據傳輸速率同步動態隨機存儲器， 以其大容量、 高速率和良好的兼容性得到了廣泛應用。 文中介紹了 ＤＤＲ３ 的特點和操作原理， 以及利用 ＭＩＧ 軟件工具在 Ｖｉｒｔｅｘ － ６ 系列 ＦＰＧＡ 中實現 ＤＤＲ３ ＳＤＲＡＭ控制器的設計方法， 并進行硬件測試。 驗證了 ＤＤＳ３ 控制器的可行性， 其工作穩定、 占用資源少、 可植性強等。

ＤＤＲ３ ＳＤＲＡＭ 是從 ＤＤＲ、 ＤＤＲ２ 發展而來的一種高 速同步動態隨機訪問存儲器。 由于 ＤＤＲ３ ＳＤＲＡＭ 可以 在脈沖的上升和下降沿都傳輸數據， 因此傳輸數據的等 效頻率是工作頻率的兩倍。 與 ＤＤＲ２ 相比， ＤＤＲ３ 主要 有以下優勢： （ １） ＤＤＲ３ 采用 ８－ ｂｉｔ 預取技術， 解決了 外部數據傳輸率與核心頻率之間的矛盾， 保證了數據 傳輸率的持續增長， 同時增加了帶寬。 （ ２） ＤＤＲ３ 的核 心電壓為 １.５ Ｖ， 增加異步重置與 ＺＱ 校準功能， 功耗 比 ＤＤＲ２ 降低了 ２５％ 。 （ ３） ＤＤＲ３ 存儲器模塊的地址、 命令、 控制信號和時鐘采用了“ ｆｌｙ － ｂｙ” 的拓撲結構， 大幅減輕了地址 ／ 命令 ／ 控制與數據總線的負載， 提高 了信號的完整性［ ２］ 。本文介紹了 ＤＤＲ３ 的特點和操作原理， 利用 ＭＩＧ 軟 件工具在 Ｖｉｒｔｅｘ － ６ 系列 ＦＰＧＡ 中實現 ＤＤＲ３ ＳＤＲＡＭ 控 制器的設計， 并給出了硬件測試的結果。

1 DDR3 的操作原理

ＤＤＲ３ ＳＤＲＡＭ 加電后必須按照規定的步驟完成 初始化。 在初始化的過程中應注意對模式寄存器和擴 展模式寄存器的配置。 通過初始化可以完成對 ＣＡＳ 延遲， 突發長度， 突發類型， 輸出驅動能力， 片上端接電 阻（ ＯＤＴ） 的值， 伴隨 ＣＡＳ 的附加延遲， 片外驅動器校 準等配置［ ３ － ４］ 。 初始化完成后， ＤＲ３ ＳＤＲＡＭ 進入正常 工作狀態， 此時可以對其進行尋址和讀寫操作。

1. 1 預充命令
預充命令用于釋放已經打開的 Ｂａｎｋ 和已經打開 的行或者打開新的 Ｂａｎｋ 和新的行。 發送預充命令后， 要經過 ｔＲＰ（ Ｒｏｗ Ｐｒｅｃｈａｒｇｅ ｃｏｍｍａｎｄ Ｐｅｒｉｏｄ， 行預充電 有效周期） 個時鐘發送行有效命令。 如果超過了這個 延遲， 那么 Ｂａｎｋ 就會進入空閑狀態。 地址線的 Ａ１０ 用于決定是對一個還是所有的 Ｂａｎｋ 進行預 充。 一 個Ｂａｎｋ 被預充之后， 進入空閑狀態， 等待接收激活命令。

1. 2 激活命令
在任何讀寫命令被發送到 ＤＤＲ３ ＳＤＲＡＭ 存儲器 的行上之前， Ｂａｎｋ 中的行必須使用激活命令進行激 活。 與激活命令一起被觸發的地址用來選擇將要存取 的 Ｂａｎｋ 和行， 與讀或寫命令一起觸發的地址位用來選 擇突發存取的起始列單元。

1. 3 讀命令
讀命令用來啟動一個突發的存儲器讀操作， 以訪 問一個激活的行。 ＢＡ０ ～ ＢＡ２ 用來選擇存儲體 Ｂａｎｋ 地址， Ａ０ ～ Ａｉ 提供的輸入地址用來選擇開始列位置。 在讀操作完成之后， 這個行在隨后的訪問中仍是活躍， 直到該行被預充命令關閉。 隨著數據一起傳送的還包 括一個雙向的數據選通信號 ＤＱＳ， 在讀周期中， ＤＱＳ 由 ＤＤＲ 存儲器產生， 它與數據時邊沿對齊， 其讀時 序［ ２］ 如圖 １ 所示。

1.4 寫命令
寫命令用來啟動一個突發的 存 儲 器 寫 操 作， 由 ＦＰＧＡ 向 ＤＤＲ３ ＳＤＲＡＭ 寫 入 數 據， 只 需 按 照 ＤＤＲ３ ＳＤＲＡＭ 的工作要求發出相應的指令即可。 ＢＡ０ ～ ＢＡ２ 用來選擇存儲體 Ｂａｎｋ 地址， Ａ０ ～ Ａｉ 提供的輸入地址用 來選擇開始列位置。 在寫周期中， ＤＱＳ 由 ＤＤＲ３ 控制 器產生， 它 與 數 據 時 中 心 對 齊， 其 寫 時 序［ ２］ 如 圖 ２ 所示。

1. 5 刷新命令
ＤＤＲ３ 是動態存儲器， 必須要定期進行刷新才能 維持其存儲的內容。 刷新間隔和 ＤＤＲ３ 存儲器芯片的 溫度有關。 刷新方式分為兩種： 自動刷新和自刷新。 自動刷新用于正常操作模式， 在自動刷新時， 其他命令 無法操 作。 自 刷 新 主 要 用 于 低 功 耗 狀 態 下 的 數 據 保存。