在下面的圖中顯示了堆疊式DRAM存儲(chǔ)節(jié)點(diǎn)相關(guān)部分的結(jié)構(gòu)圖。下圖(a)顯示了堆疊式DRAM存儲(chǔ)節(jié)點(diǎn)接觸(SNC)結(jié)構(gòu)。在圖中我們可以較為清楚的看出來(lái)，SNC孔通過(guò)SAC栓塞與AA陣列的兩個(gè)側(cè)面連接。導(dǎo)電的栓塞可以通過(guò)多晶硅或鎢形成，這哥形成的技術(shù)選擇與技術(shù)節(jié)點(diǎn)有關(guān)。

通常在導(dǎo)電層沉積前，需要沉積一層氮化硅并回刻蝕在SNC孔的側(cè)壁上形成襯墊，采用了這種方式之后，從而可以防止位線到導(dǎo)電栓塞的短路。

下圖(a)顯示了存儲(chǔ)節(jié)點(diǎn)的版圖設(shè)計(jì)圖紙，這里需要進(jìn)行一些細(xì)致的說(shuō)明，下圖(b)為沿下圖(a)所示虛線的SN孔橫截面圖。可以看出，SN孔與SNC栓塞連接，其中SNC栓塞是通過(guò)在SAC之上的方式來(lái)與AA陣列的兩個(gè)側(cè)面連接，而不是直接進(jìn)行連接。

為了形成存儲(chǔ)器電容，首先需要兩個(gè)導(dǎo)電層作為電容的上下極板，然后通過(guò)在兩個(gè)導(dǎo)電層上面分別接上電源的正負(fù)極形成兩個(gè)電極，絕緣層夾在兩者之間，以作為電容的填充電容。下圖顯示了SN電容形成過(guò)程。SN孔刻蝕和清洗后，沉積如多晶硅或氮化鈦(TiN)的導(dǎo)體層，如下圖(a)所示。由于SN孔的長(zhǎng)寬比非常大，導(dǎo)電層需要有很好的側(cè)壁和底部階梯覆蓋性。

通常在SN電極層沉積后用光刻膠填充保護(hù)孔中的導(dǎo)電薄膜，利用回刻蝕過(guò)程去除表面導(dǎo)電膜，如下圖(b)所示。可以看出SN電極與SNC栓塞連接，而SNC栓塞通過(guò)SAC栓塞與AA層的兩個(gè)側(cè)面連接。當(dāng)光刻膠從SN孔去除后，電介層被沉積在表面并進(jìn)入SN孔，如下圖(c)所示。

為了形成具有這種特性的電容的電介質(zhì)，需要側(cè)壁和底部的階梯覆蓋具有統(tǒng)一性，因而這兩者必須采用一定的工藝來(lái)保證統(tǒng)一性。。下圖(d)為導(dǎo)體沉積形成SN電容的接地電極。該導(dǎo)電層將在下一次光刻過(guò)程中從外圍區(qū)域去除，從而就完成了DRAM器件的一部分工藝，并開(kāi)始BEoL互連后端工藝。

隨著技術(shù)節(jié)點(diǎn)的縮小，SN孔的尺寸變得更小。為了獲得30pFSN電容以保存足夠的電荷存儲(chǔ)數(shù)據(jù)，當(dāng)電容結(jié)構(gòu)和介質(zhì)材料不變的情況下，必須增加SN孔的深寬比。為了減小SN孔的深寬比，人們已經(jīng)開(kāi)發(fā)了許多技術(shù)。使用高電介質(zhì)可以減少SN孔的高度和深寬比。之前使用二氧化硅、氮化硅和氧化硅疊層。如氧化鋁(A12O3)、二氧化合(HfO2)和二氧鋯^(ZrO2)等高k材料已經(jīng)用于SN電容。

其他減小SN孔高度的方法是減少SN電極形成后的ILD3,這樣可以在SN電極的兩邊形成接地電極。之前多晶硅作為電極材料被廣泛使用，而先進(jìn)的DRAM芯片開(kāi)始使用TiN作為SN電極。下圖顯示了新型堆疊式DRAM結(jié)構(gòu)，其中晶體管陣列具有凹柵(RG)結(jié)構(gòu)，使用TiN作為SN電極，凹型ILD3,高電介質(zhì)層，三層金屬互連接地電極。凹柵(RG)結(jié)構(gòu)用于降低NMOS晶體管陣列的短通道效應(yīng)(SCE),因?yàn)楫?dāng)特征尺寸縮小時(shí)這種效應(yīng)變得嚴(yán)重。

審核編輯：劉清