今天給大家分享的是PCB信號完整性、9個影響PCB信號完整性因素、提高PCB信號完整性規則。

一、什么是PCB信號完整性？

信號完整性(S)表示信號無失真傳播的能力。信號完整性只不過是通過傳輸線的信號質量，還給出了信號從驅動器傳輸到接收器時信號衰減量的測量值。這個問題在較低頻率下不是主要問題，但在 PCB 以較高速度和高頻(>50MHZ)運行時是一個需要考慮的重要因素。在高頻范圍內，需要同時處理信號的數字和模擬方面。

傳輸介質對信號完整性的影響

當信號從驅動器傳播到接收器時，它不會保持不變，無論發送的是什么，都會以不同程度的失真接收。這種信號失真的發生是由于阻抗不匹配、反射、振鈴、串擾、抖動和地彈等因素造成的。

PCB設計工程師的主要目的是盡量減少這些因素，便于原始信號能夠以最小的失真達到目的地。

二、為什么需要PCB信號完整？

PCB 中存在信號完整性問題時，可能無法按預期工作。它可能以不可靠的方式工作一一有時工作有時不工作。它可能在原型階段工作，但在量產時經常失敗，它可能在實驗工作，但在現場不可靠，它在舊的生產批次中工作，但在新的生產批次中失敗等等。

在以下情況下，信號被認為失去了完整性：

它會變形，即它的形狀從所需的形狀改變

不需要的電噪聲會疊加在信號上，從而降低其信噪比(S/N)

它會為電路板上的其他信號和電路產生不需要的噪聲

PCB在以下情況下具有必要的信號完整性:

其內的所有信號無失真地傳播

根據或優于監管標準，其設備和互連不易受到附近其他電氣產品的外來電噪聲和電磁干擾(EMI)的影響

根據或優于監管標準，它不會在連接到它或附近的其他電路/電纜/產品中產生、引入或輻射 EMI

減少上升時間對于信號完整性非常關鍵

三、9個影響PCB信號完整性因素

一般來說，快速信號上升時間和高信號頻率會增加信號完整性問題。我們可以將各種信號完整性問題分為以下幾類：

1、不受控制的線路阻抗導致的信號衰減

網絡上的信號質量取決于信號跡線及其返回路徑的特性。在線路傳輸過程中，如果信號遇到線路阻抗的變化或不均勺性，就會受到反射，導致振鈴和信號失真。

此外，信號上升時間越快，不受控制的線路阻抗變化引起的信號失真就越大。

解決辦法：

我們可以通過以下方式減少或消除線路阻抗變化，從而最大限度地減少反射引起的信號失真：

確保信號線及其返回路徑充當具有統一受控阻抗的統一傳輸線。

將信號返回路徑作為靠近信號層放置的統一平面。

確保受控阻抗信號線看到匹配的源阻抗和接收器阻抗一一與信號線的特性阻抗相同。這可能需要在源端和接收器端添加適當的終端電阻。

信號完整性對PCB的成功至關重要

終端電阻的主要目的是提高信號完整性，工程師可以根據需要選擇合適的，如下：

并行終止

交流終端，射頻終端

戴維寧終止

系列終止

2、其他阻抗不連續引起的信號衰減

阻抗不連續會導致振鈴和信號失真

如果信號在傳輸過程中遇到阻抗不連續，"它將遭受反射，從而導致振鈴和信號失真。在遇到以下情況之一時，將發生線路阻抗的不連續性：

當信號在其路徑中遇到過孔時。

當信號分支成兩條或多條線時.

當信號返回路徑平面遇到不連續性時，例如當線存根連接到信號線時平面中出現分裂

當線頭連接到信號線時。

當信號線從源端開始時

當信號線終止于接收器端時

當信號和返回路徑連接到連接器引腳時

而且，信號上升時間越快，由阻抗不連續引起的信號失真就越大。

解決辦法：

我們可以通過以下方式最大限度地減少由于線路阻抗不連續而導致的信號失真：

通過使用更小的微孔和 HDI PCB 技術，最大限度地減少由過孔和過孔短線引起的不連續性的影響.

減少跟蹤存根長度

當在多個地方使用信號時，以菊花鏈方式而不是多點分支方式進行布線。

在源端和接收器端使用適當的終端電阻

使用差分信號和緊密耦臺的差分對，它們本質上更不受信號返回路徑平面中的不連續性的影響。

確保在出現不連續性的連接器處，信號線盡可能短，信號返回路徑盡可能寬。

電路板上的差分對布線

3、傳播延遲引起的信號衰減

信號在 PCB 上從源傳輸到接收器需要有限的時間。信號延遲與信號線長度成正比，與特定 PCB 層上的信號速度成反比。如果數據信號和時鐘信號與整體延遲不匹配，它們將在不同的時間到達接收器進行檢測，這將導致信號偏移，偏斜過大會導致信號采樣錯誤。隨著信號速度變得更高，采樣率也更高，允許的偏斜變得更小，導致偏斜導致錯誤的可能性更大。

解決辦法：

一組信號線中的偏移可以通過信號延遲匹配，主要是通過走線長度匹配來最小化。

4、信號衰減引起的信號劣化

信號在 PCB 線路上傳播時會受到衰減，這是由于導電跡線電阻 (由于集膚效應而在較高頻率下會增加)和介電材料耗散因數 Df引起的損耗。這兩種損耗都隨著頻率的增加而增加，因此信號的高頻分量比低頻分量遭受更大的衰減，這會導致信號帶寬降低，進而導致信號上升時間增加導致信號失真，并且過多的信號上升時間增加會導致數據檢測錯誤。

解決辦法：

當信號衰減是一個重要的考慮因素時，必須選擇正確類型的低損耗高速材料并適當控制走線幾何形狀，以最大限度地減少信號損失。

5、串擾噪聲引起的信號變化

信號線或返回路徑平面上的快速電壓或電流轉換可能會耦合到相鄰的信號線上，從而在相鄰的信號線上產生稱為串擾和開關噪聲的有害信號。

由于跡線之間的互電容和互感而發生耦合。可以通過增加跡線之間的空間來減少這種互容和互感精合。作為經驗法則，間距應為走線寬度 3W)的三倍。和往常一樣，更快的上升時間信號會產生更多的串擾和開關噪聲。

相鄰PCB信號線上的串擾

解決辦法：

可以通過以下方式降低串擾和開關噪聲：

增加相鄰信號走線之間的間隔

使信號返回路徑盡可能寬，并且像統一的平面一樣均勻，避免分裂返回路徑。

使用介電常數較低的 PCB 材料

使用差分信號和緊密耗合的差分對，它們本質上對串擾具有更強的免疫力。

6、電源和地分配網絡引起的信號衰減

電源和接地軌或路徑或平面具有非常低但有限的非零阻抗。當輸出信號和內部門切換狀態時，通過電源和接地軌 路徑平面的電流會發生變化，從而導致電源和接地路徑中的電壓降。這將降低設備電源和接地引腳上的電壓。這種情況的頻率越高，信號轉換時間越快，同時切換狀態的線路數量越多，電源和接地軌之間的電壓下降就越大。這將降低信號的噪聲容限，如果過多，會導致設備發生故障。

解決辦法：

為了減少這些影響，配電網絡的設計必須能夠最大限度地降低電力系統的阻抗：

電源層和接地層應盡可能靠近放置，并盡可能靠近 PCB 表面，可以減少過孔電感。

多個低電感去耦電容應跨電源和接地軌使用，并且應盡可能靠近器件電源和接地引腳放置

使用短引線的設備封裝。

為電源和接地使用薄的高電容核心顯著增加了電容并降低了電源和接地軌之間的阻抗。

7、EMI/EMC引起的信號衰減

EMI/EMC 隨著頻率和更快的信號上升時間而增加。對于單端信號電流，輻射遠場強度隨頻率線性增加并與差分信號電流成正比。

解決辦法：

可以通過減小電流環路面積來降低 EMI。

PCB敏感元件

8、由于過孔存根和跡線存根導致的信號完整性問題

過孔存根是過孔的一部分，不用于信號傳輸。過孔短截線充當具有特定諧振頻率的諧振電路，在該頻率下它在其中存儲最大能量。如果信號在該頻率或接近該頻率處具有重要分量，則由于過孔短線在其諧振頻率下的能量需求，該信號分量將被嚴重衰減。

在下面描述的示例中，過孔,的A部分用于從外層上的導體CI到內層上的導體Cn的信號傳播。但是過孔的B部分是無關的一一因此，是過孔存根。

過孔短截線是PCB中嚴重信號衰減的原因

解決辦法：

長短截線可能會充當天線，從而增加符合 EMC 標準的問題。存根跡線還會產生對信號完整性產生負面影響的反射。高速信號上的上拉或下拉電阻是存根的常見來源。如果需要此類電阻，則將信號路由為菊花鏈。

通過實施菊花鏈路由避免存根跟蹤

9、地彈引起的信號完整性問題

由于電流過大，電路的接地參考電平從原來的位置偏移。這是由于接地電阻和互連電阻(例如接合線和跡線)造成的。因此，地面上不同點的接地電壓電平將不同。這稱為接地反彈，因為接地電壓會隨電流變化。

解決辦法：

將去耦電容連接到本地接地。

并入串聯連接的限流電阻

將去耦電容器放置在靠近引腳的位置

運行適當的地面。

信號的上升時間是 SI問題中的一個關鍵參數。為了達到所需的信號完整性水平，我們應該關注阻抗控制、衰減、地彈、傳播延遲和 EMIEMC。