半導(dǎo)體進入10納米制程以下后，要顧及的不只是硬體開發(fā)，同樣也得顧及裝置的應(yīng)用與周邊科技。而愈是先進的制程，效能就越得靠應(yīng)用和軟體來表現(xiàn)出來。

　　據(jù)Semiconductor Engineering報導(dǎo)指出，目前芯片產(chǎn)品設(shè)計主要有三大考量，一是成本，二是效能，三是功耗。幾乎所有芯片設(shè)計都得符合功率預(yù)算（Power Budget），包括電費、數(shù)據(jù)中心的散熱成本、或能源采集成本等等。

　　摩爾定律發(fā)展速度開始減緩，也愈來愈難實現(xiàn)最初的預(yù)言，因此產(chǎn)業(yè)界也不得不展開許多轉(zhuǎn)型。Microsemi技術(shù)長Jim Aralis表示，產(chǎn)業(yè)正經(jīng)歷前所未有的轉(zhuǎn)型，由于制程限制與相關(guān)成本關(guān)系，芯片的傳統(tǒng)設(shè)計與使用方式也不得不改變。

　　從芯片層級來看，可發(fā)現(xiàn)芯片設(shè)計愈來愈異質(zhì)化，而在電路層級方面，則為了確保產(chǎn)品規(guī)模更進一步發(fā)展，而愈趨模擬化。除此之外，存儲器也愈來愈重要，包括最佳存儲器類型以及存儲器的資料路徑結(jié)構(gòu)。

　　混合存儲器立方（HMC）、高頻寬存儲器（HBM）等新式存儲器結(jié)構(gòu)也開啟芯片速度的新可能性。就連嵌入式快閃存儲器也開始轉(zhuǎn)向更安全、高密度的替代方案，例如一次性可程式化存儲器。

　　進入物聯(lián)網(wǎng)（IoT）時代，尤其是在工業(yè)應(yīng)用與新型消費者應(yīng)用部份，設(shè)計密度也成為關(guān)鍵議題。有許多應(yīng)用都屬于程式碼密集型，得在存儲器內(nèi)設(shè)定許多程式碼，即時執(zhí)行芯片內(nèi)建存儲器電腦運算。

　　而由于物聯(lián)網(wǎng)所需處理的資料量龐大，芯片密度也變得更加重要。此外，云端服務(wù)器與路由器也需要即時電腦運算，而這也需要更大的存儲器密度。物聯(lián)網(wǎng)與科技趨勢影響所及不只限于硬體，而是影響整個半導(dǎo)體生態(tài)系統(tǒng)。

　　傳統(tǒng)半導(dǎo)體產(chǎn)業(yè)當(dāng)中，芯片只要做得愈小、愈快、且密度愈高、成本愈低即可。然在萬物聯(lián)網(wǎng)新時代，制程微縮將不再是萬用解決方案，半導(dǎo)體不論在材料、微影、制造方面都得有進展，芯片不再是唯一需要改進之處。

　　專家分析認(rèn)為，半導(dǎo)體業(yè)創(chuàng)新會從系統(tǒng)、應(yīng)用、軟體層級開始，尤其是在萬物聯(lián)網(wǎng)當(dāng)中，將有許多低階、低復(fù)雜度、功能有限的裝置，而這些裝置又將與復(fù)雜的服務(wù)器、網(wǎng)路裝置進行連結(jié)。

　　10納米以下芯片制程也將受限于物聯(lián)網(wǎng)應(yīng)用裝置體積，即使產(chǎn)業(yè)開始拓展應(yīng)用發(fā)展，早期開發(fā)成本也將相當(dāng)昂貴。因此，為了縮短上市時間、增加產(chǎn)品穩(wěn)定性，市場也開始出現(xiàn)愈來愈多可程式化的解決方案。

　　像是2.5D與扇出型（fan-out）等先進封裝以及專用的FPGA，Marvell的模組芯片架構(gòu)MoChi與臺積電的整合式扇出型晶圓InFo都屬于此類。

　　未來芯片設(shè)計也將愈來愈仰賴第三方IP，而由于關(guān)鍵IP的研發(fā)成本高昂，IP的成本與可取得性也將決定芯片的效能、成本以及晶圓代工選擇。其他的商業(yè)模式則包括自行開發(fā)IP并整合入FPGA、封裝或復(fù)雜的SoC，或者廠商也可自行開發(fā)在不同處理器上運行的運算式。

　　總結(jié)而言，半導(dǎo)體設(shè)計具備多重面向，可從商業(yè)、技術(shù)及需求等層面來看，并不只是有了產(chǎn)品就自然會有需求如此簡單。芯片不論在成本與經(jīng)濟上都有重大改變，而廠商得思考何種模式是最具成本效益、可套用于多種應(yīng)用的最佳解決方案。