半導體進入10納米制程以下后，要顧及的不只是硬件開發，同樣也得顧及裝置的應用與周邊科技。而愈是先進的制程，效能就越得靠應用和軟體來表現出來。

　　據Semiconductor Engineering報導指出，目前芯片產品設計主要有三大考量，一是成本，二是效能，三是功耗。幾乎所有芯片設計都得符合功率預算（Power Budget），包括電費、數據中心的散熱成本、或能源采集成本等等。

　　摩爾定律發展速度開始減緩，也愈來愈難實現最初的預言，因此產業界也不得不展開許多轉型。Microsemi技術長Jim Aralis表示，產業正經歷前所未有的轉型，由于制程限制與相關成本關系，芯片的傳統設計與使用方式也不得不改變。

　　從芯片層級來看，可發現芯片設計愈來愈異質化，而在電路層級方面，則為了確保產品規模更進一步發展，而愈趨模擬化。除此之外，存儲器也愈來愈重要，包括最佳存儲器類型以及存儲器的資料路徑結構。

　　混合存儲器立方（HMC）、高頻寬存儲器（HBM）等新式存儲器結構也開啟芯片速度的新可能性。就連嵌入式快閃存儲器也開始轉向更安全、高密度的替代方案，例如一次性可程式化存儲器。

　　進入物聯網（IoT）時代，尤其是在工業應用與新型消費者應用部份，設計密度也成為關鍵議題。有許多應用都屬于程式碼密集型，得在存儲器內設定許多程式碼，即時執行芯片內建存儲器電腦運算。

　　而由于物聯網所需處理的資料量龐大，芯片密度也變得更加重要。此外，云端服務器與路由器也需要即時電腦運算，而這也需要更大的存儲器密度。物聯網與科技趨勢影響所及不只限于硬件，而是影響整個半導體生態系統。

　　傳統半導體產業當中，芯片只要做得愈小、愈快、且密度愈高、成本愈低即可。然在萬物聯網新時代，制程微縮將不再是萬用解決方案，半導體不論在材料、微影、制造方面都得有進展，芯片不再是唯一需要改進之處。

　　專家分析認為，半導體業創新會從系統、應用、軟體層級開始，尤其是在萬物聯網當中，將有許多低階、低復雜度、功能有限的裝置，而這些裝置又將與復雜的服務器、網路裝置進行連結。

　　10納米以下芯片制程也將受限于物聯網應用裝置體積，即使產業開始拓展應用發展，早期開發成本也將相當昂貴。因此，為了縮短上市時間、增加產品穩定性，市場也開始出現愈來愈多可程式化的解決方案。

　　像是2.5D與扇出型（fan-out）等先進封裝以及專用的FPGA，Marvell的模組芯片架構MoChi與臺積電的整合式扇出型晶圓InFo都屬于此類。

　　未來芯片設計也將愈來愈仰賴第三方IP，而由于關鍵IP的研發成本高昂，IP的成本與可取得性也將決定芯片的效能、成本以及晶圓代工選擇。其他的商業模式則包括自行開發IP并整合入FPGA、封裝或復雜的SoC，或者廠商也可自行開發在不同處理器上運行的運算式。

　　總結而言，半導體設計具備多重面向，可從商業、技術及需求等層面來看，并不只是有了產品就自然會有需求如此簡單。芯片不論在成本與經濟上都有重大改變，而廠商得思考何種模式是最具成本效益、可套用于多種應用的最佳解決方案。