臺積電共同執行長劉德音之前透露，目前已組成團隊著手3 納米研發，業界一片驚奇，而且現在不只3 納米，1 納米也來了！隸屬美國能源部的勞倫斯伯克利國家實驗室Ali Javey 團隊即宣稱，突破了物理極限，成功創造1 納米晶體管。

　　美國勞倫斯伯克力國家實驗室 Lawrence Berkeley National Laboratory www.lbl.gov）（簡稱伯克利國家實驗室）宣布實現全球最小的晶體管！該實驗室利用二維材料技術用二硫化鉬、碳納米管和二氧化絕緣體鋯實現了柵極長度1nm的晶體管。該成功公布在最新一期《科學》雜志上。

　　勞倫斯伯克利國家實驗室是一個隸屬于美國能源部的國家實驗室，從事非絕密級的科學研究。它坐落在加州大學伯克利分校的中心校園內，位于伯克利山的山頂。該實驗室現由美國能源部委托加州大學代為管理。

　　在集成電路領域，特征尺寸是指半導體器件中的最小尺寸。在CMOS工藝中，特征尺寸典型代表為“柵”的寬度，也即MOS器件的溝道長度。一般來說，特征尺寸越小，芯片的集成度越高，性能越好，功耗越低。

　　納米制程是什么？

　　在數學上，納米是0.000000001 公尺，但這是個相當差的例子，畢竟我們只看得到小數點后有很多個零，卻沒有實際的感覺。如果以指甲厚度做比較的話，或許會比較明顯。

　　用尺規實際測量的話可以得知指甲的厚度約為0.0001 公尺（0.1 毫米），也就是說試著把一片指甲的側面切成10 萬條線，每條線就約等同于1 納米，由此可略為想像得到1 納米是何等的微小了。

　　知道納米有多小之后，還要理解縮小制程的用意，縮小電晶體的最主要目的，就是可以在更小的芯片中塞入更多的電晶體，讓芯片不會因技術提升而變得更大；其次，可以增加處理器的運算效率；再者，減少體積也可以降低耗電量；最后，芯片體積縮小后，更容易塞入行動裝置中，滿足未來輕薄化的需求。

　　再回來探究納米制程是什么，以14納米為例，其制程是指在芯片中，線最小可以做到14納米的尺寸，傳統電晶體的長相，以此作為例子。縮小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個部分才能達到這個目的？藉由縮小閘極長度，電流可以用更短的路徑從Drain端到Source端（有興趣的話可以利用Google以MOSFET搜尋，會有更詳細的解釋）。

　　突破物理材料限制

　　不過，制程并不能無限制的縮小，當我們將電晶體縮小到20 納米左右時，就會遇到量子物理中的問題，讓電晶體有漏電的現象，抵銷縮小L 時獲得的效益。作為改善方式，就是導入FinFET（Tri-Gate）這個概念，在Intel 以前所做的解釋中，可以知道藉由導入這個技術，能減少因物理現象所導致的漏電現象。

　　更重要的是，藉由這個方法可以增加Gate 端和下層的接觸面積。在傳統的做法中，接觸面只有一個平面，但是采用FinFET（Tri-Gate）這個技術后，接觸面將變成立體，可以輕易的增加接觸面積，這樣就可以在保持一樣的接觸面積下讓Source-Drain 端變得更小，對縮小尺寸有相當大的幫助。

　　首席研究員阿里Javey表示我們展示了1nm柵晶體管，顯示只要有合適的材料，還是有很多空間可以壓縮現有產品尺寸的。

　　我們都知道溝道長度縮小也會帶來一系列負面效應，統稱為“短溝道效應”。例如在溝道短到一定程度時，源與漏之間會存在漏電流，即使撤掉了柵極電壓，也可能關不斷MOS管，漏電流的存在會使電路的靜態功耗增大，為了降低“短溝道效應”帶來的負面影響，需要在器件結構、制造工藝等方面進行改進。

　　研究人員表示某些二維材料，包括二硫化鉬，具有比硅更小的介電常數、更大的帶隙和更大的載流子有效質量。