來源：中國科學院微電子研究所

金屬-氧化物-半導體場效應晶體管（MOSFET）是推動大規模CMOS集成電路按照“摩爾定律”持續微縮并不斷發展的核心器件。近十幾年，為突破更小技術節點下的微縮挑戰，晶體管結構創新成為了技術發展的主要路徑，從平面晶體管演進到鰭式場效應晶體管，再到最新3nm技術節點下的堆疊納米溝道全環繞柵極FET（GAAFET），通過晶體管內部溝道的全三維化以獲得更好的短溝道柵控能力與同尺寸導電性能。在1nm技術節點附近，因為MOSFET柵控能力無法進一步提升、內部Si基導電溝道臨近載流子傳輸量子效應限制邊界，傳統摩爾定律所描述的尺寸縮減不再預期有效，晶體管結構創新將邁入更進一步的晶體管垂直三維堆疊。

近日，中國科學院微電子研究所集成電路先導工藝研發團隊在中國科學雜志社的《國家科學評論》（National Science Review，NSR）在線發表了關于先進CMOS集成電路新結構晶體管的綜述文章“New structure transistors for advanced technology node CMOS ICs”（《用于集成電路的新興材料和晶體管》專題論文之一），并入選期刊封面論文。該文從最新的GAAFET所面臨的關鍵技術挑戰出發，針對1nm技術節點下集成電路持續發展的集成密度需求，介紹了實現晶體管垂直三維堆疊的主要途徑，包括上下垂直互補FET（也稱3D堆疊FET）和垂直溝道晶體管，總結了實現晶體管三維堆疊的單次與順次集成路徑和工藝方法、所需的創新工藝、材料（低溫外延硅、碳納米管、二維材料等）以及協同設計技術，分析了面向大規模集成應用的關鍵工藝、電路設計及內部散熱挑戰，展望了未來進一步與其它新原理晶體管及3D芯片與系統結合的綜合發展可能。

中國科學院微電子研究所張青竹研究員、張永奎高級工程師為論文第一作者，殷華湘研究員為論文通訊作者。

全文鏈接：
https://doi.org/10.1093/nsr/nwae008

集成電路中MOSFET持續創新發展路徑

晶體管三維堆疊中的不同溝道材料選擇與方法

聲明：本網站部分文章轉載自網絡，轉發僅為更大范圍傳播。 轉載文章版權歸原作者所有，如有異議，請聯系我們修改或刪除。

審核編輯 黃宇