在以人工智能、高性能計算為代表的新需求驅(qū)動下，先進封裝應運而生，發(fā)展趨勢是小型化、高集成度，歷經(jīng)直插型封裝、表面貼裝、面積陣列封裝、2.5D/3D封裝和異構(gòu)集成四個發(fā)展階段。

先進封裝開辟了 More-than-Moore的集成電路發(fā)展路線，能夠在不縮小制程節(jié)點的背景下，僅通過改進封裝方式就能提升芯片性能，還能夠打破“存儲墻”和“面積墻”。

先進封裝也稱為高密度封裝，具有引腳數(shù)量較多、芯片系統(tǒng)較小和高集成化的特點。先進封裝屬于中道工序，包括清洗、濺射、涂膠、曝光、顯影、電鍍、去膠、刻蝕、涂覆助焊、回爐焊接、清洗、檢測等一系列步驟。與傳統(tǒng)的后道封裝測試工藝不同，先進封裝的關(guān)鍵工藝需要在前道平臺上完成，是前道工序的延伸。

下面我們簡單了解幾種先進封裝技術(shù)。

1．FOWLP

FOWLP (Fan-out Wafer Level Package)是WLP（Wafer Level Package）的一種，因此我們需要先了解WLP晶圓級封裝。晶圓級封裝可分為兩大類型:扇入型WLCSP(Fan-In Wafer Level Chip Scale Package, Fan-In WLCSP)和扇出型WLCSP(Fan-Out Wafer Level Chip Scale Package, Fan-Out WLCSP)。

因為封裝完成后再進行切割分片，因此，封裝后的芯片尺寸和裸芯片幾乎一致，因此也被稱為CSP（Chip Scale Package）或者WLCSP（Wafer Level Chip Scale Packaging），此類封裝符合消費類電子產(chǎn)品輕、小、短、薄化的市場趨勢，寄生電容、電感都比較小，并具有低成本、散熱佳等優(yōu)點。 FOWLP，由于要將RDL和Bump引出到裸芯片的外圍，因此需要先進行裸芯片晶圓的劃片分割，然后將獨立的裸芯片重新配置到晶圓工藝中，并以此為基礎(chǔ)，通過批量處理、金屬化布線互連，形成最終封裝。FOWLP封裝流程如下圖所示。

無論是采用Fan-in還是Fan-out，WLP晶圓級封裝和PCB的連接都是采用倒裝芯片形式，芯片有源面朝下對著印刷電路板，可以實現(xiàn)最短的電路徑，這也保證了更高的速度和更少的寄生效應。另一方面，由于采用批量封裝，整個晶圓能夠?qū)崿F(xiàn)一次全部封裝，成本的降低也是晶圓級封裝的另一個推動力量。??

FOPLP采用了PCB上的生產(chǎn)技術(shù)進行RDL的生產(chǎn)，其線寬、線間距目前均大于10um，采用SMT設備進行芯片和無源器件的貼裝，由于其面板面積遠大于晶圓面積，因而可以一次封裝更多的產(chǎn)品。相對FOWLP，F(xiàn)OPLP具有更大的成本優(yōu)勢。目前，全球各大封裝業(yè)者包括三星電子、日月光均積極投入到FOPLP 制程技術(shù)中。

2．EMIB EMIB（Embedded Multi-Die Interconnect Bridge）嵌入式多芯片互連橋先進封裝技術(shù)是由英特爾提出并積極應用的，和前面描述的3種先進封裝不同，EMIB是屬于有基板類封裝，因為EMIB也沒有TSV，因此也被劃分到基于XY平面延伸的先進封裝技術(shù)。

和硅中介層（interposer）相比，EMIB硅片面積更微小、更靈活、更經(jīng)濟。EMIB封裝技術(shù)可以根據(jù)需要將CPU、IO、GPU甚至FPGA、AI等芯片封裝到一起，能夠把10nm、14nm、22nm等多種不同工藝的芯片封裝在一起做成單一芯片，適應靈活的業(yè)務的需求。 通過EMIB方式，KBL-G平臺將英特爾酷睿處理器與AMD Radeon RX Vega M GPU整合在一起，同時具備了英特爾處理器強大的計算能力與AMD GPU出色的圖形能力，并且還有著極佳的散熱體驗。這顆芯片創(chuàng)造了歷史，也讓產(chǎn)品體驗達到了一個新的層次。 ?

3．CoWoS HBM的高密度連接和短互聯(lián)間距，要求臺積電的CoWoS封裝技術(shù)，是 2.5D封裝技術(shù)。。CoWoS是臺積電于2012年研發(fā)的一種2.5D集成封裝技術(shù),可分為CoW和oS兩步,CoW(chip on wafer)是將計算核心、I/O die、HBM等芯片封裝在硅中介層上;然后再把CoW芯片整體封裝在基板(Substrate)上，即oS(onsubstrate)環(huán)節(jié)。CoWoS可以節(jié)省空間，實現(xiàn)HBM所需的高互聯(lián)密度和短距離連接;還能將不同制程的芯片封裝在一起，在滿足AI、GPU等加速運算的需求的同時控制成本。目前所有先進的 Al計算芯片都使用HBM，而幾乎所有HBM都封裝在CoWoS上。

4．HBM HBM（High-Bandwidth Memory ）高帶寬內(nèi)存，主要針對高端顯卡市場。HBM使用了3D TSV和2.5D TSV技術(shù)，通過3D TSV把多塊內(nèi)存芯片堆疊在一起，并使用2.5D TSV技術(shù)把堆疊內(nèi)存芯片和GPU在載板上實現(xiàn)互連。下圖所示為HBM技術(shù)示意圖。

HBM目前有三個版本，分別是HBM、HBM2和HBM2E，其帶寬分別為128 GBps/Stack、256 GBps/Stack和307 GBps/Stack，最新的HBM3還在研發(fā)中。 ?

5．SoIC

SoIC也稱為TSMC-SoIC，是一項新技術(shù)——集成片上系統(tǒng)（System-on-Integrated-Chips），預計在2021年，臺積電的SoIC技術(shù)就將進行量產(chǎn)。 究竟什么是SoIC？所謂SoIC是一種創(chuàng)新的多芯片堆棧技術(shù)，能對10納米以下的制程進行晶圓級的集成。該技術(shù)最鮮明的特點是沒有凸點（no-Bump）的鍵合結(jié)構(gòu)，因此具有有更高的集成密度和更佳的運行性能。 SoIC包含CoW（Chip-on-wafer）和WoW（Wafer-on-wafer）兩種技術(shù)形態(tài)，從TSMC的描述來看，SoIC就一種WoW晶圓對晶圓或CoW芯片對晶圓的直接鍵合（Bonding）技術(shù)，屬于Front-End 3D技術(shù)（FE 3D）,而前面提到的InFO和CoWoS則屬于Back-End 3D技術(shù)（BE 3D）。TSMC和Siemens EDA（Mentor）就SoIC技術(shù)進行合作，推出了相關(guān)的設計與驗證工具。 3D封裝工藝介紹 下圖是3D IC和SoIC集成的比較。

具體的說，SoIC和3D IC的制程有些類似，SoIC的關(guān)鍵就在于實現(xiàn)沒有凸點的接合結(jié)構(gòu)，并且其TSV的密度也比傳統(tǒng)的3D IC密度更高，直接通過極微小的TSV來實現(xiàn)多層芯片之間的互聯(lián)。如上圖所示是3D IC和SoIC兩者中TSV密度和Bump尺寸的比較。可以看出，SoIC的TSV密度要遠遠高于3D IC，同時其芯片間的互聯(lián)也采用no-Bump的直接鍵合技術(shù)，芯片間距更小，集成密度更高，因而其產(chǎn)品也比傳統(tǒng)的3D IC有更高的功能密度。 6．X-Cube X-Cube（eXtended-Cube）是推出的一項3D集成技術(shù)，可以在較小的空間中容納更多的內(nèi)存，并縮短單元之間的信號距離。 X-Cube用于需要高性能和帶寬的工藝，例如5G，人工智能以及可穿戴或移動設備以及需要高計算能力的應用中。X-Cube利用TSV技術(shù)將SRAM堆疊在邏輯單元頂部，可以在更小的空間中容納更多的存儲器。 從X-Cube技術(shù)展示圖可以看到，不同于以往多個芯片2D平行封裝，X-Cube?3D封裝允許多枚芯片堆疊封裝，使得成品芯片結(jié)構(gòu)更加緊湊。芯片之間采用了TSV技術(shù)連接，降低功耗的同時提高了傳輸?shù)乃俾省Ｔ摷夹g(shù)將會應用于最前沿的5G、AI、AR、HPC、移動芯片以及VR等領(lǐng)域。 ?

X-Cube技術(shù)大幅縮短了芯片間的信號傳輸距離，提高數(shù)據(jù)傳輸速度，降低功耗，并且還可以按客戶需求定制內(nèi)存帶寬及密度。目前X-Cube技術(shù)已經(jīng)可以支持7nm及5nm工藝，三星將繼續(xù)與全球半導體公司合作，將該技術(shù)部署在新一代高性能芯片中。

先進封裝對芯片的提升作用包括五個方面:一是實現(xiàn)芯片封裝小型化、高密度化、多功能化;二是降低產(chǎn)品功耗、提升產(chǎn)品帶寬、減小信號傳輸延遲;三是可實現(xiàn)異質(zhì)異構(gòu)的系統(tǒng)集成;四是延續(xù)摩爾定律，提升產(chǎn)品性能的有效途徑;五是降低先進節(jié)點芯片的設計復雜度和制造成本，縮短開發(fā)周期、提高產(chǎn)品良率。

審核編輯：黃飛

?