2023年9月18日，由傳智驛芯科技和Arteris聯合舉辦的技術研討會——“利用創新NoC技術駕馭復雜的片上系統（SoC）設計”在深圳成功舉辦。西安交通大學任鵬舉教授，Arteris中國區技術支持高級經理馮存榮，傳智驛芯科技首席戰略官時昕博士圍繞片上互連網絡（Network on Chip，NoC）技術從學術和應用等不同維度分別發表了主題演講。 在與全球系統IP的先進提供商Arteris的密切合作下，傳智驛芯科技將針對中國市場的多樣化需求布局基于NoC技術開發設計的解決方案，以及Safety Island、Die to Die等子系統IP 產品矩陣，加速國產SoC（System on Chip）處理器芯片設計。

研討會現場

技術研討會上，西安交通大學任鵬舉教授針對片上網絡設計中最基本和最關鍵的概念和知識進行講解，重點介紹網絡拓撲結構、路由算法、流控制、路由器的微體系結構以及緩存一致性的通訊需求。任教授不僅是西安交通大學人工智能與機器人研究所副所長，還擔任中國人工智能產業發展聯盟芯片組秘書長，他提出片上互連網絡是多核/眾核處理器的關鍵技術，隨著集成電路半導體工藝的發展，單芯片內將會集成越來越多的處理內核，多核芯片的出現使得傳統處理器研究重心逐漸由追求單一內核的計算能力轉移到片上通訊能力的研究，進而充分組織和發掘多核芯片的并行處理能力。 片上互連網絡的設計方法為多核芯片的通訊互連提供了一種卓爾有效的解決方案，從高性能計算機到嵌入式片上系統（SoC），該設計方法已經被越來越多的多核芯片所采用，成為了SoC技術中的核心內容之一。通過任教授的講解，不僅可以讓更多工程師理解片上網絡這一先進技術，同時還能啟發大家去探索更加先進的片上網絡設計方案。

任鵬舉教授

來自Arteris中國區技術支持高級經理馮存榮先生，曾多年從事數字IP技術支持、芯片設計及架構等工作。他表示，片上網絡互連 IP可以大幅度改進片上通信和數據流，利用 FlexNoC 物理感知 NoC IP 可以加速 SoC 創建。Arteris 的 FlexNoC 5 是領先的片上網絡互連 IP，被全球頂級半導體和系統設計團隊廣泛采用，可加速片上系統的開發。最新一代 FlexNoC 5 互連及其集成的物理感知技術，有助于幫助客戶縮短芯片設計周期，同時減少互連面積和功耗的特定應用封裝。

馮存榮先生

時昕博士深耕IP&EDA以及SoC芯片行業二十余年，肩負傳智驛芯科技首席戰略官的重任。在他看來，多核/眾核處理器對突破摩爾定律的限制有很大幫助。集成電路工藝在摩爾定律的驅使下飛速發展，單位面積上的晶體管數量不斷增加，需要SoC集成度不斷提升，處理器核之間的互連架構必須能夠提供具有較低延遲和高吞吐率的服務，并且具有良好的可擴展性，片上網絡正成為一項挑戰。

國內芯片設計企業通常面臨著既要縮短產品的上市時間，又要能夠提供足夠差異化的壓力，傳智驛芯致力于以SoC內核心的互連網絡為起點的子系統IP及SoC芯片設計方案的開發，憑借領先的IP&EDA工具和國內頂尖車規設計經驗，以及Arteris產品及技術的助力，幫助芯片設計客戶在市場競爭中取得優勢。

時昕博士

未來，隨著片上系統SoC的性能需求越來越高，片上互連網絡將勢必成為多核/眾核處理器的的關鍵技術。傳智驛芯科技將繼續與Arteris強強聯合，以NoC IP服務、子系統IP開發、芯片設計服務等業務扎根中國市場，從而加速國產SoC處理器芯片設計。