在 PCB 設計過程中，由于平面的分割，可能會導致信號參考平面不連續，對于低低頻信號，可能沒什么關系，而在高頻數字系統中，高頻信號以參考平面作返回路徑，即回流路徑，如果參考？面不連續，信號跨分割，這就會帶來諸多的問題，如 EMI、串擾等問題。這種情況下，需要對分割進行縫補，為信號提供較短的回流通路，常見的處理方式有添加縫補電容和跨線橋接：

　　A. 縫補電容Stiching Capacitor+通常在信號跨分割處擺放一個 0402 或者 0603封裝的瓷片電容，電容的容值在 0.01uF 或者是 0.1 uF，如果空間允許，可以多添加幾個？樣的電容？同時盡量保證信號線在縫補電容 200mil 范圍內，距離越小越好？而電容兩端的網絡分別對應信號穿過的參考平面的網絡，見圖一中電容兩端連接的網絡，兩種顏色高亮的兩種不同網絡：

　　B. 跨線橋接？常見的就是在信號層對跨分割的‘信號包地處理’，也可能包的是其他網絡的信號線，這個個‘包地線’盡量粗，這種處理方式，參考下圖

　　在此補充說明一下跨分割常見的產生方式？

　　1. 下面的分割？在一塊單板上，可能有很多的電源要處理，而電源下面的數量有限；綜合考量后，只好在電源平面上動刀了。有時可能干凈利索，一刀兩斷？而有時避免不了藕斷絲連，可能犧牲的只是不怎么關鍵的信號，但是還是要補救一的。這個感覺就像走回家的路，突然挖了條溝，這就有問題了，繞吧，有點遠，還可能被人家的狗追；好吧，

　　簡單架座橋，也可以回家。

　　撇開這個不著邊際的比喻，如果在 PCB 中，你做了分割處理，就

　　查一下信號線的，不然會有問題發生。

　　2. 上面的狀況不易被忽視，還有種情況，可能會被忽視。如 via 過于密集，導致平面的割斷，畢竟人家 via 也是占空間的，多了就會把下面給占了，造成‘割斷量，這種情況不在贅述，相關介紹比較多。這種情況，就需要自己前期設置好規則，后期細心檢查。

　　時鐘、復位、100M以上信號以及一些關鍵的總線信號不能跨分割，至少有一個完整平面，優選GND平面。

　　時鐘信號、高速信號和敏感信號禁止跨分割；

　　差分信號必須對地平衡，避免單線跨分割。（盡量垂直跨分割）

　　所有信號的高頻返回途徑都直接位于相鄰層信號線的正下方。

　　在信號下面設置一個實體層可以顯著減少信號完整性和時序問題，這個實體層可以為該信號提供直接回路。當走線與層分割交叉不可避免時，應使用一個 0.01 uF 回路電容。當使用回路電容時，應盡可能靠近信號線與層分割的交叉點布置回路電容。