采用QOSS與QG加權組合作為性能指標的優點如圖3所示，其中QG、QOSS及其組合分別針對三個不同的30伏特功率MOSFET結構產生RDS(on)函數。趨勢線的斜率反映不同的FOM。請注意：由于數據來自于資料手冊，因此數值包含封裝電阻。由圖3可知，相較于超級接面和分裂閘溝槽技術，橫向技術的QG更佳。由于超級接面結構在元件閘極和連接源極的漏極遮罩電極間增加了CGS，因此QG值低于分裂閘技術。

?

　　圖3 針對橫向/分裂閘/超級接面30V功率MOSEFT結構的QG、QOSS和QG與QOSS加權組合(CWS FOM)的比較。

　　相較于采用表面漏極觸點的橫向元件而言，橫向結構的基板與漏極連接，并在元件主體和基板間增加CDS元件，可產生較高的QOSS結構。分裂閘結構的QOSS值亦較高，因為其依賴漏源極電容的產生以遮罩閘極電極，達到低QGD和RDS(on)。而超級接面結構毋須增加額外的CDS元件，因此可達成三種結構中最低的QOSS值。

　　選擇功率MOSFET結構的重要因素，在于考量該結構是否有助于提高元件性能。若選用橫向或分裂閘結構，須考慮在低側元件應用中，是否值得為獲得低QGD和QG而犧牲QOSS性能。這些達成最佳化的結果如圖3下半部分所示，QOSS和QG使用5伏特閘極驅動電壓和12伏特轉換電壓進行組合。顯然對于同步FET而言，超級接面結構因其固有的低QOSS而具備最佳的綜合性能。此結果表明，僅藉由達成最佳化已不足以獲得最低QG和QGD FOM。這種情況更足以證明，溝槽結構中閘極電荷已降至相當低，QG不再扮演低側元件開關損耗的主要因素。

　　對于同步FET方面，也必須要針對Sp.RDS(on)進行權衡和取舍，因為即便在高開關頻率下，導通狀態下的損耗仍占大部分比例。圖4顯示不同技術下RDS(on)與晶片面積的關系。顯而易見，橫向結構需要更大的晶片才得以獲得與溝槽結構相同的RDS(on)。若觀察競爭對手產品的最低典型RDS(on)值(VGS=4.5伏特時)，將會發現，橫向技術可達成的最佳結果為1.4毫歐姆(mΩ)(CSD17312Q5)、分裂閘結構可達成1.1毫歐姆(FDMS7650)，而超級接面結構可達成1.1毫歐姆(PSMN1R0-30YLC)。就Sp.RDS(on)而言，競爭產品的基準顯示，當VGS=4.5伏特時，橫向技術單位面積的RDS(on)值較超級接面技術和分裂閘技術的RDS(on)值高出60%。如圖3所示，由于晶片的尺寸不一，上述差異并未充分反映出實際上最低的RDS(on)值。請注意，CSD17312Q5的額定閘極電壓為10伏特，而溝槽技術為20伏特。如果采用相同的額定閘極電壓元件進行RDS(on)比較，則其差異將更明顯。

?

　　圖4 針對不同的功率MOSFET結構，晶片面積與RDS(on)的關系。

　　封裝面積縮小帶來更多挑戰

　　封裝面積縮小帶來另一個根本性的問題，即是否有必要犧牲Sp.RDS(on)以改善開關性能和FOM。例如，在3.3毫米(mm)×3.3毫米的QFN封裝中，晶片尺寸限制在4.5平方毫米(mm2)以內。由于考量此封裝限制，才設計出面積限制的同步FET FOM。為闡明Sp.RDS(on)對同步FET功耗(PL)的影響，必須考量受晶片面積公式3影響的功耗元件，其中I0為輸出電流，tf為高溫條件下導致MOSFET阻抗上升的溫度因數，dt為MOSFET的導通時間，fSW為開關頻率，VDR為閘極驅動電壓，QG0為VDS=0V時VDR的閘極電荷，VIN為轉換電壓。在此并未提及Qrr，因為概略而言，Qrr與晶片大小無關。

　　PL=IO2RDS(on)×tf×dt+fSW (VDR×QG0+1/2VIN×QOSS)¨¨¨¨¨(公式3)

　　假設tf=1.3(即在100℃環境下運作)、導通時間為77%(相當于從12伏特轉換至1.2伏特時，全負載效率的85%)，上述公式可針對RDS(on)、QG0、單位面積Qoss數值以及活動區域AA改寫為公式4。此外，為達成最低功耗，我們對活動區域進行區分，如公式4、5、6。

　　PL=IO2/AA×Sp.RDS(on)+AA×fSW (CWS FOM)/Sp.RDS(on)¨¨¨¨¨¨¨(公式4)

　　0=–IO2/AA2×Sp.RDS(on)+fSW (CWS FOM)/Sp.RDS(on)¨¨¨¨¨¨¨(公式5)

　　Sp.RDS(on)×IO=AA×(fSW(CWS FOM))1/2¨(公式6)

　　(Sp.RDS(on)×IO)/(AA×(fSW×CWS FOM)1/2)=1¨(公式7)

　　對于同步FET而言，只有在特定封裝的晶片尺寸具備足夠的活動區域，能夠確保ACS FOM=1時，才能將功耗降至最低。圖5顯示當電流為25安培(A)、開關頻率為500kHz時，根據公式4得出的功耗與活動區域的關系。

?

　　圖5 不同的功率MOSFET結構作為同步FET時，活動區域與功耗之間的關系。開關頻率為1MHz時，輸出電流為25安培。電壓由12伏特轉換為1.2伏特，閘極驅動電壓為5伏特。

　　表2列出針對Power SO8和QFN3333封裝的ACS FOM。對于Power SO8來說，分裂閘技術的ACS FOM最低，代表其最佳性能最易于達成。但由于CWS FOM值為最大(圖3)，因此，并非最佳的技術選擇。值得注意的是，雖然分裂閘結構的開關FOM不如橫向技術，但由于橫向技術的Sp.RDS(on)較差，因此無法充分利用其開關FOM方面的優勢。相反，在這三項技術中，超級接面結構同時擁有最低的Sp.Rds(on)和CWS FOM，因而能夠在所需晶片面積內發揮最佳性能。當采用更小的QFN3333封裝時，這些技術均無法發揮其最佳性能(三者的ACS FOM>1)。然而，圖4所示的結構中，明確標示出須要進一步降低Sp.RDS(on)，盡管這樣做可能導致開關FOM變差，詳見分裂閘技術和橫向技術針對面積小于4平方毫米應用的對比。