為加速芯片和電子系統創新而提供軟件、知識產權（IP）及服務的全球性領先供應商新思科技公司（Synopsys， Inc.）日前發布其專為支持多種處理器內核的優化實現而設計的套件，以作為DesignWare Duet嵌入式存儲器以及邏輯庫IP組合的擴展。此次發布的全新DesignWare HPC（高性能內核）設計套件包括一整套高速和高密度存儲器實例和標準單元庫，它們可使SoC設計師優化其片上CPU、GPU和DSP IP內核，以實現最大的速度、最小的面積或最低的功耗，或針對其特殊的應用需求實現上述三者的最優化平衡。

　　新品亮點：

　　? 同一個包括標準單元庫和存儲器實例的設計套件（以下簡稱設計套件）可優化一個系統級芯片（SoC）上的所有處理器內核，該設計套件包括超高密度的存儲器編譯器和超過125種全新的標準單元和存儲器實例

　　? 可使主CPU內核的性能提高達10%，GPU內核功耗降低達 25%、面積縮小達10%，如Imagination Technologies公司的PowerVR Series6 IP內核

　　? 與重要合作伙伴緊密合作開發，包括：Imagination Technologies、CEVA和芯源科技（VeriSilicon）

　　? 通過Synopsys的FastOpt服務，在短短的四到六周內即可實現優化的處理器內核

　　圖 Synopsys 邏輯產品市場經理介紹新的標準單元庫及存儲套件

　　“我們與 Synopsys合作，通過采用Synopsys的存儲器和標準單元庫，在實現我們的IP內核時在面積和能效兩方面都得到了顯著的提升。”Imagination Technologies 負責IMGworks SoC設計的執行副總裁Mark Dunn表示道，“我們最近的項目是使用Synopsys公司的HPC Design Kit高性能內核設計套件的標準單元和存儲器來構建PowerVR? Series6 GPU，從整體上將動態功耗減少高達25%，同時面積縮小高達10%，其中的一些模塊的面積改善達到了14%。我們還創建了一個經過調整的設計流程，該設計流程已經使得實現周期改善了高達30%。”

　　Synopsys多樣化的DesignWare IP包括經過硅驗證的嵌入式存儲器編譯器和標準單元庫，它們支持一系列從180納米到28納米的晶圓代工廠和工藝，并已經成功地應用在超過三十億只已發貨的芯片之中。DesignWare Duet嵌入式存儲器和邏輯庫套件包含了實現一個完整的SoC所需的所有物理IP單元，包括標準單元、SRAM編譯器、寄存器文件、ROM、數據通道庫和功率優化包（POK）等。并提供了過驅動/低電壓工藝、電壓溫度（PVT）角、multi-channel單元、存儲器內建自測和修復等選項。為滿足先進 CPU、GPU和DSP內核在速度和密度上的特殊要求，DesignWare HPC設計套件添加了為此而在性能、功耗和密度等方面進行了優化的標準單元以及存儲器實例。

　　“用于實現處理器內核的物理IP對設計可達到的功耗、性能和面積是有巨大影響的。” VeriSilicon負責設計方法和項目管理的公司副總裁李念峰說。“當我們考慮對一個優化的實現有利的所有因素時，DesignWare Duet嵌入式存儲器和邏輯庫一直是我們在近期硬化的一個領先的CPU內核上，實現各種性能提升的首要貢獻者。新的DesignWare HPC設計套件包含了特殊的邏輯單元和SRAM，它們正是我們在先進的處理器內核上去實現盡可能高的性能，同時將面積和功耗降到最低所需要的。”

　　“DSP是每一種先進電子產品的基本組件，從智能手機和平板電腦到智能電視和基站，同時每一種設計都有獨特的優化需求，” CEVA有限公司營銷副總裁 Eran Briman說，“除了極高的性能，設計師依靠我們的DSP內核來消耗盡可能少的電能并占用盡可能少的硅面積。我們期待繼續與Synopsys合作，以幫助我們共同的客戶達到其嚴格的設計目標。”

　　HPC設計套件包括快速緩存存儲器實例和性能經調整的觸發器，它們可實現比標準Duet套件高出達10%的速度提升。為了使動態和漏電功耗以及芯片面積減少到最小，新的套件提供了面積優化的觸發器、多比特觸發器和一種超高密度二端口SRAM，實現了高達25%的面積縮小和功耗降低，同時保持了處理器的性能。

　　為了幫助設計團隊在最短的時間內實現其處理器和SoC的設計目標，Synopsys還提供優化的設計流程腳本和專家內核優化咨詢，包括FastOpt實現服務。

　　“設計師使用Imagination公司的任何IP，包括PowerVR圖形和視頻處理器、MIPS處理器和Ensigma通信處理器，將最終能夠得益于充分發揮Synopsys的HPC Design Kit的優勢，這正是拜該公司多年來與Imagination合作和服務客戶所帶來的豐富經驗所賜。”Imagination公司的Mark Dunn 補充道，“通過這些包括與Synopsys的戰略合作在內的項目，我們帶來了實用的解決方案，以幫助我們的客戶通過使用我們的IP，在最短時間內實現性能、功耗和面積優化的設計。”

　　“設計師在實現處理器內核時，必須在速度、功耗和面積三方面找到平衡，從而為其特定的應用帶來最佳的實現，而物理IP在實現這種優化設計時尤為重要。” Synopsys公司IP和系統市場營銷副總裁John Koeter表示，“我們一直和實現多種處理器核的領先的客戶和IP合作伙伴緊密合作以洞悉在其設計中如何實現絕對最佳的結果，同時將從中所學到的總體經驗反映在了全新的DesignWare HPC 設計套件之中。僅在一個設計套件中，設計師們現在可接觸到在速度、功耗和面積等全方位優化其CPU、GPU和DSP內核所需的特殊單元和存儲器。”

　　供貨與資源

　　應用于領先的28nm工藝的DesignWare HPC Design Kit設計套件將于2013年7月開始供貨。

　　如希望了解更多關于DesignWare HPC Design Kit的信息，請訪問：http://www.synopsys.com/hpc-ip