多模式雷達選擇

　　在較短的距離范圍內，可以選擇脈沖多普勒雷達。由于脈沖多普勒雷達所使用的發送啁啾有較短的占空比，發射功率小于CWFM，因此，脈沖多普勒雷達的探測范圍較近。脈沖多普勒雷達的確具有降低探測模糊的優勢，但代價是需要較高的采樣率和信號處理速率，而且還使用了外部存儲器。例如，使用具有64 范圍箱的100 MHz （10 ns） 采樣率，可以支持大約100 m 往返距離范圍，范圍分辨率達到1.5 m。64 個發送脈沖收集響應支持多普勒探測在每一范圍上使用64 個采樣。存儲要求是64x64 = 4096 復數采樣，這必須進行存儲用于處理，需要外部DDR 存儲芯片。好在Altera SoC FPGA 含有硬核DDR 存儲器控制器。存儲器帶寬足夠寬，因此，ARM 處理子系統可以共享這一DDR，這通過DDR 控制器仲裁來實現。

　　在范圍和多普勒上使用鑒別技術，能夠對所有方向上的目標進行分辨，如圖9 所示。如果采用的脈沖重復速率是250 kHz，那么，脈沖間隔是4 μs，避免了范圍問題。對于從一個脈沖返回的目標信號出現在下一PRI 的情況，需要1，200 m 或者更長的往返距離才能發生，即，600 m 的距離，衰減會導致無法探測到返回信號。對于250 kHz 的延長PRI （ 在下一發送脈沖之前，雷達在采樣每一接收間隔后會暫停），多普勒模糊也不是問題。使用浮點處理，可以得到所有范圍（“ 快” 時） 和多普勒（“ 慢” 時）的實際曲線，在軟件中完成探測處理。

　　
圖9. 浮點脈沖多普勒目標探測

　　使用SoC FPGA 的優點是，通過部分重新配置功能，設備可以在幾個毫秒內從CWFM 模式轉換到脈沖多普勒雷達模式。因此，FPGA 不同時支持這兩種模式，從而節省了硬件資源。而且，部分重新配置功能支持ARM 處理子系統或者接口電路等FPGA 的其他部分在進行部分重新配置時保持工作狀態，不受影響。

　　FPGA 資源估算

　　表 2 和表3 列出了Altera Quartus II 軟件估算的FPGA 資源使用情況。CWFM 設計使用的資源要比脈沖多普勒設計少得多，而且很容易在Altera 成本最低的SoC FPGA 中實現CWFM。

　　表2. 在Altera Cyclone V SoC FPGA 中實現CWFM 雷達

　　表3. 在Altera Cyclone V SoC FPGA 中實現的脈沖多普勒雷達（64 范圍箱、64 多普勒箱、100 MHz 采樣率、PRI 250 KHz）

　　結論

　　汽車傳感器系統采用了雷達、LIDAR、紅外和可視攝像機以及其他技術，今后這一系統會越來越復雜，功能也越來越多。本文介紹使用Altera 低成本Cyclone V SoC FPGA，實現典型雷達系統數字化處理的可行性。與定制ASIC 相比，這一方法的優勢在于縮短了產品面市時間，支持現場更新升級，能夠在浮點、預集成ARM Cortex-A9 雙核微處理器系統中快速方便的實現，而且還可以使用汽車級器件。這一方法支持雷達集成各種技術，實現“ 傳感器融合”，使用多個傳感系統完成對車輛控制最合理的判斷。這里雖然并沒有進一步展開傳感器融合這一概念，但是它會在今后的汽車輔助駕駛系統中扮演越來越重要的角色。