例如在體育賽事和電腦游戲活動直播不斷風(fēng)靡的推動下，4K視頻和H．265編碼算法迎來大發(fā)展，傳統(tǒng)CPU開始難以應(yīng)對所需的幀速率。與此類似，人工智能也正通過將海量數(shù)據(jù)用于培訓(xùn)神經(jīng)網(wǎng)絡(luò)，供其學(xué)習(xí)和識別數(shù)據(jù)中的模式，再被用于圖像識別、自動駕駛、搜索優(yōu)化和自然語言翻譯等多種不同應(yīng)用。在這兩大領(lǐng)域中，數(shù)據(jù)中心越來越多地使用專用加速器來實現(xiàn)對用戶查詢的低延遲響應(yīng)。

Intel： 我們支持ARM內(nèi)核

英特爾（Intel）公司全球副總裁兼中國區(qū)總裁楊旭在2016年11月舉辦的英特爾SoC FPGA開發(fā)人員論壇（ISDF）上，再一次向業(yè)界做出包括投資新的FPGA和SoC FPGA產(chǎn)品路線圖、支持更長的產(chǎn)品生命周期、繼續(xù)為客戶提供一流的服務(wù)與支持、以及繼續(xù)支持Altera SoC FPGA中ARM內(nèi)核在內(nèi)的四大承諾。

他表示，當(dāng)今技術(shù)正在不斷“打破數(shù)字世界與真實世界之間的藩籬”，Intel內(nèi)部將物、設(shè)備與云之間的關(guān)系稱為“增長的良性循環(huán)”，一系列的技術(shù)通過這個循環(huán)增強(qiáng)了它們的價值，也促使英特爾不斷調(diào)整自身戰(zhàn)略。而FPGA的獨(dú)特性與靈活性在智能化連接領(lǐng)域中扮演著極具差異化優(yōu)勢的角色，這也是為什么Intel愿意斥資167億美元收購 Altera的根本原因。

根據(jù)規(guī)劃，英特爾下一代FPGA和SoC FPGA產(chǎn)品的發(fā)展路線圖將分為低中高三個產(chǎn)品平臺（圖1），并支持Intel架構(gòu)（IA）集成。其中低端產(chǎn)品主要應(yīng)用于工業(yè)IoT、汽車和小區(qū)射頻領(lǐng)域，采用英特爾22nm工藝技術(shù)；中端產(chǎn)品主要應(yīng)用于4．5G／5G無線、UHD／8K廣播視頻、工業(yè)IoT和汽車領(lǐng)域，采用英特爾10nm工藝技術(shù)；高端產(chǎn)品主要應(yīng)用于云和加速、太比特系統(tǒng)、高速信號處理領(lǐng)域，采用英特爾10nm工藝技術(shù)。

圖1：英特爾下一代FPGA和SoC FPGA發(fā)展路線圖

英特爾承諾會根據(jù)不同的客戶需求提供不同的異構(gòu)架構(gòu)，包括：分立的CPU＋FPGA、封裝集成的CPU＋FPGA、以及將Intel CPU／FPGA／ARM三者進(jìn)行管芯集成的FPGA。

作為目前英特爾性能最為強(qiáng)勁的FPGA產(chǎn)品，Stratix 10 FPGA／SoC FPGA系列的所有型號都采用異構(gòu)3D SiP集成技術(shù)，通過使用Intel專用嵌入式多管芯互聯(lián)橋接（EMIB）技術(shù)將高密度單片F(xiàn)PGA內(nèi)核邏輯、高速串行收發(fā)器和協(xié)議塊集成在一起。此外，該系列也是第一款采用HyperFlex新體系結(jié)構(gòu)的器件。通過在所有內(nèi)核互聯(lián)布線段上引入寄存器，Stratix 10系列能夠有效減少布線延時，提升整體性能。

Xilinx：可重配置加速堆棧提升2－6倍計算效率

作為FPGA技術(shù)的發(fā)明者，賽靈思（Xilinx）公司過去幾年在數(shù)據(jù)中心應(yīng)用中取得了巨大發(fā)展。賽靈思戰(zhàn)略與市場營銷部高級副總裁Steve Glaser提供的相關(guān)資料顯示，目前全球七大超大規(guī)模云服務(wù)公司中已有3家采用了賽靈思FPGA，其中百度已于2016年10月宣布設(shè)計出賽靈思UltraScale FPGA池，以加速機(jī)器學(xué)習(xí)推斷；2016年5月，賽靈思攜手AMD、ARM、華為、IBM、Mellanox和高通共同成立智能高速緩存一致性互聯(lián)標(biāo)準(zhǔn)（CCIX）聯(lián)盟，5個月后成員數(shù)量已激增為成立之初的3倍；11月，賽靈思發(fā)布采用高帶寬存儲器（HBM）和CCIX技術(shù)的最新16nm Virtex UltraScale＋ FPGA產(chǎn)品，在將存儲器帶寬提升20倍的同時，還將單位比特功耗降低4倍。

然而，F(xiàn)PGA一直存在編程難的問題，而且需要相關(guān)人員同時具備軟硬件技能。為了更好地滿足新興市場需求，繼2014年發(fā)布針對FPGA加速的SDAccel軟件定義開發(fā)環(huán)境后，賽靈思于2016年底針對超大規(guī)模數(shù)據(jù)中心領(lǐng)域發(fā)展最快的三大計算密集型應(yīng)用：機(jī)器學(xué)習(xí)、數(shù)據(jù)分析和流媒體視頻直播，推出可重配置加速堆棧。

這意味著賽靈思提供的將不止是FPGA芯片，還包括優(yōu)化的數(shù)學(xué)函數(shù)庫與應(yīng)用函數(shù)庫（如用于機(jī)器學(xué)習(xí)的Caffe）、軟件框架實現(xiàn)方案、支持OpenCL和C／C＋＋等高級語言的工具、便于配置和管理的 Openstack支持，以及預(yù)期的加速器板參考設(shè)計。賽靈思云計算戰(zhàn)略市場開發(fā)總監(jiān)Andy Walsh稱，通過賽靈思FPGA，該可重配置加速堆棧方案提供了比x86服務(wù)器CPU高40倍，比競爭型FPGA方案高6倍的業(yè)界最高計算效率。通過切換至最佳設(shè)計比特流，對這些工作負(fù)載的優(yōu)化僅需毫秒級即可完成。

“一個加速器在某項特定工作負(fù)載下可能很快，但還必須要看它能否能降低數(shù)據(jù)中心的整體運(yùn)營成本。”Andy Walsh解釋說，加速技術(shù)的總擁有成本有兩大決定性因素：加速器可支持的應(yīng)用廣度，以及加速器如何能夠針對這些應(yīng)用方便高效地配置和池化，從而確定加速器的利用率。

圖2列出了用于加速數(shù)據(jù)中心工作負(fù)載的不同可選方案：CPU、定制ASIC、GPU和 FPGA。在Andy Walsh看來，GPU和定制ASIC雖然也采用池化配置部署以提高利用率，但二者都不能支持廣泛的應(yīng)用。由于缺乏可重配置性，二者也只能支持與其固定硬件架構(gòu)相匹配的工作負(fù)載。此外，創(chuàng)建定制ASIC所帶來的巨大的設(shè)計投入、設(shè)計風(fēng)險和和設(shè)計成本，使其相比FPGA十分不劃算，缺乏經(jīng)濟(jì)性。

至于Intel提出的集成式CPU－FPGA設(shè)計的戰(zhàn)略，他認(rèn)為該方案限制了應(yīng)用的廣度和加速器的利用率，使其進(jìn)入了“無人區(qū)（no man’s land）”。這種CPU＋FPGA的器件受功耗密度的限制，通常限制FPGA只能是中低端器件和有限的工作負(fù)載。FPGA集成在CPU套件中，也會限制池化加速器的能力，從而大幅降低其利用率。

圖2：用于加速數(shù)據(jù)中心工作負(fù)載的不同方案在應(yīng)用廣度與利用率上的區(qū)別

“Altera強(qiáng)調(diào)浮點精度DSP，這與包括機(jī)器學(xué)習(xí)推斷在內(nèi)的眾多應(yīng)用并不匹配，而且遠(yuǎn)低于針對訓(xùn)練優(yōu)化的GPU的計算效率。”Andy Walsh說，就計算效率而言，賽靈思FPGA比Altera獨(dú)立FPGA高出2－6倍，相比Intel集成式MCM利用率則大幅提升，其優(yōu)勢源于出色的DSP架構(gòu)、存儲器層級結(jié)構(gòu)和芯片技術(shù)的領(lǐng)先地位。

圖3：用于加速數(shù)據(jù)中心工作負(fù)載的不同方案在利用率與計算效率上的區(qū)別