對于 DSP、CPU、GPU、FPGA等高性能處理器而言，確保其各模塊所需電源的上電順序對實現其可靠運行、提高效率并保障整體系統健康至關重要。
2025-07-16 13:49:20
3076 
本文討論如何針對FPGA或微處理器配置各種電壓輸出跟蹤和時序控制選項，來幫助實現靈敏多電源軌系統的正確啟動和關斷。
2015-07-22 17:30:271570 
為什么電源紋波不能直接一鍵捕獲呢？為什么多路上電時序前后分析對比這么麻煩呢？
2017-04-19 10:42:548098 
為確保芯片能可靠的工作，應用處理器的上下電通常都要遵循一定時序， 本文以i.MX6UL應用處理器為例，設計中就必須要滿足芯片手冊的上電時序、掉電時序，否則在產品使用時可能會出現以下情況，第一，上電
2018-05-16 18:03:328364 
大多數FPGA芯片是基于 SRAM 的結構的， 而 SRAM 單元中的數據掉電就會丟失，因此系統上電后，必須要由配置電路將正確的配置數據加載到 SRAM 中，此后 FPGA 才能夠正常的運行。
2019-07-01 17:16:4517573 微處理器、FPGA、DSP、模數轉換器 (ADC) 和片上系統 (SoC) 器件一般需要多個電壓軌才能運行。為防止出現鎖定、總線爭用問題和高涌流，設計人員需要按特定順序啟動和關斷這些電源軌
2019-08-26 10:33:108692 專題文章：了解藍牙技術的可靠性。在這篇深入探討藍牙可靠性的文章中，Woolley解釋了藍牙技術如何在無線電的基礎上建立可靠的連接。 在無線的基礎上創造可靠性 藍牙設備的通信效果非常好，原因在于藍牙通信系統所使用的無線電及其協議等設計的諸多方
2021-04-01 16:12:025243 
對于每個轉換器，各電壓上電的延遲也會不同。這導致不同電壓域中的電壓爬升不受控制，有可能引起功能問題并損壞系統。
2021-03-24 10:34:463264 
目前，大多數FPGA芯片是基于 SRAM 的結構的， 而 SRAM 單元中的數據掉電就會丟失，因此系統上電后，必須要由配置電路將正確的配置數據加載到 SRAM 中，此后 FPGA 才能夠正常的運行。
2022-10-24 14:52:001224 目前，大多數 FPGA 芯片是基于 SRAM 的結構的， 而 SRAM 單元中的數據掉電就會丟失，因此系統上電后，必須要由配置電路將正確的配置數據加載到 SRAM 中，此后 FPGA 才能夠正常
2022-12-26 18:10:003584 RK3588-MIPI屏幕調試筆記:RK3588-MIPI-DSI之LCD上電初始化時序
2023-06-10 10:32:547913 上電時序（Power-up Sequeence）是指各電源軌上電的先后關系。 與之對應的是下電時序，但是在電路設計過程中，一般不會去考慮下電時序（特殊的場景除外）。今天，我們主要了解一下上電時序控制相關內容。
2023-12-11 18:17:055626 
之前上電，不過有些設計可能要求采用其他序列。正確的上電和關斷時序控制可以防止閂鎖引起的即刻損壞和靜電放電(ESD)引起的長期損壞。另外，對電源實施時序控制還可在上電
2024-06-26 08:24:101861 
1、關于ADS8698有上電時序要求嗎？AVDD和DVDD 以及軟件配置引腳間的順序有時序要求嗎？
2、觸發內部基準電壓的條件有哪些？AVDD？還是有別的觸發源，如果內部基準觸發不了，會有什么現象
2024-11-19 06:12:49
相對于其他上電模式，這種上電模式對處理器的性能是否有限制，如工作頻率的限制。2. 圖示中VDD_CORE和VDD_MPU都是1.1V的，若兩者電壓不同該如何上電。3. 上電時序的間隔時間是否有嚴格要求，Datasheet中未給出相關數據。
2018-06-04 06:24:11
請問能提供C6678上電芯片時序控制，以及配置端口電平和時序的Verilog代碼嗎？
2018-06-21 04:32:03
入任何時序操作時（注：NC管腳懸空），上電后Vout沒有模擬輸出，與預想上電默認輸出值3.3v不同。
以上為現象描述。
在此想確認DAC161S055在上電后不加任何時序操作，Vout是否輸出上電值引腳（MZB）所接的電平值？
請盡快回復，謝謝。
2025-02-08 08:01:57
入任何時序操作時（注：NC管腳懸空），上電后Vout沒有模擬輸出，與預想上電默認輸出值3.3v不同。
以上為現象描述。
在此想確認DAC161S055在上電后不加任何時序操作，Vout是否輸出上電值引腳（MZB）所接的電平值？
請盡快回復，謝謝。
2025-02-10 08:31:44
為什么有不同的上電時序
2023-11-02 08:13:09
如果要求輸出是vdd=3.3v，我是不是可以這樣設計上電順序：首先設置Vgg=-2V，再VCtrl=1V，再Vdd=3.3V，然后調節Vgg，使Igg=140mA，那么它們之間的上電時序是如何控制的。
2023-11-22 07:14:57
上運載一個時鐘頻率 fPP 時，這個插入的卡必須要正確地復位（重置）。如果這個熱插入特性是在主機內實現的，則該主機要經得起 VDD 和 VSS 之間短路而不損壞。上電時序如圖：（SPI模式不支持CMD15，詳見SD/MMC card 命令）
2012-01-12 11:06:39
按照TAS5711的datasheet中的上電時序進行上電，芯片正常工作，但是無法編輯寄存器，是時序有問題嗎？我是按照這個上電時序來上電的：AVDD/DVDD上電（3.3V），上電之前A_SEL
2019-08-07 10:02:22
電路，并解決了TPS65105的上電時序問題。實踐表明，該方案是一個穩定可靠的TFT液晶的電源設計方案。 0 引言 TPS65105 是一個混合式DC/DC變換器集成電路芯片。它專門為薄膜式晶體管
2018-09-29 17:01:44
0-50ms，我特意測試了一下DEMO板上的5個電壓上電時序，根據截圖可見實際并非如手冊上講的那么嚴格，截圖是兩兩比較的，前級為黃色，后級為紅色。截圖在附件似乎只要前面4個滿足要求，0.9V都不是很重要，看
2018-05-25 04:36:15
使用TPS65218給ZYNQ7010供電時官方給出的方案是DCDC1和DCDC2給ZYNQ供1.0V，DCDC3供1.5V，DCDC4供1.8V，但是ZYNQ電壓啟動時序中要求1.0V上電時序最早
2016-07-08 16:29:24
ZL6205是如何保障MCU可靠上電的
2021-03-11 06:45:33
1.問下aurix的TC397的上電時序要求是怎樣的呢？
2.有看視頻說TC3XX系列沒有上電時序的要求，但是在Errata手冊里看到，又有VDDM和VDD上電時間要求，否則會導致lock，能幫忙確認下AURIX TC397系列的上電時序要求嗎？
2024-06-04 09:39:55
稱為電源時序控制或電源定序，目前有許多解決方案可以有效實現定序。對于需要電壓定序的復雜器件，其內核和模擬模塊的電壓軌可能需要在數字 I/O 電壓軌之前上電。有些設計可能會要求不同的順序，但是
2019-07-30 10:43:06
情況下的行為表現（參見表2），分析可能的問題及原因，并提出一些建議。上電時序問題多種多樣上電時序問題可能出現于多種不同情況。例如，在一個客戶應用中，AD8616配置為緩沖器，在電源建立之前輸入為0 V（圖
2018-05-09 16:32:40
使用軟件iic通訊測試過，寫的軟件通訊協議沒問題，寄存器驅動也按照手冊寫好了，但是讀取中斷狀態寄存器的電源就緒位置，一直為零，我不知道這個上電順序到底是什么
2024-08-09 18:06:48
本帖最后由 buhuile 于 2017-6-12 23:17 編輯
用安捷倫示波器測量上電時序或者掉電時序時，觸發電平和時間怎么設置？時間設得不對，抓到的波形是不對的
2017-06-12 23:16:14
用安捷倫示波器測量上電時序或者掉電時序時，觸發電平和時間怎么設置？時間設得不對，抓到的波形是不對的.
2017-06-17 14:41:18
電路被關斷或電源被關斷，系統中只有值守電路在工作。因此，靜態運行下的系統不存在軟件的可靠性問題，其可靠性主要表現在值守電路的抗干擾能力、系統中器件的靜態參數余度，如直流特性參數余度、工作電壓、工作穩定
2021-01-11 09:34:49
為確保芯片能可靠的工作，應用處理器的上下電通常都要遵循一定時序， 本文以i.MX6UL應用處理器為例，設計中就必須要滿足芯片手冊的上電時序、掉電時序，否則在產品使用時可能會出現以下情況，第一，上電
2019-10-18 07:53:02
。無論如何，正確的上電和關斷時序控制可以防止閂鎖引發的即時損壞和ESD造成的長期損害。此外，電源時序控制可以錯開上電過程中的浪涌電流，這種技術對于采用限流電源供電的應用十分有用。 本文討論使用分立器件
2018-09-30 16:01:35
LM3881芯片的在上電后不啟用，在電路某個點的電壓輸入后再啟用，可以通過控制EN引腳還是別的腳來實現？該如何實現芯片的關斷和打開功能？假如有個引腳可以控制芯片使能，假如拉低是使芯片無法使用，那上電后還是低，等電路某部分連接后，讓它啟用時序，改變狀態。
2019-07-31 11:17:18
如何實現對DTS中mipi屏幕上電時序的獲取及其發送呢？其程序代碼該怎樣去實現呢？
2022-02-16 07:35:45
按照TAS5711的datasheet中的上電時序進行上電，芯片正常工作，但是無法編輯寄存器，是時序有問題嗎？
我是按照這個上電時序來上電的：AVDD/DVDD上電（3.3V），上電之前A_SEL
2024-10-22 06:58:25
IC的可能性，但它們僅支持各個電壓的受控斜坡上升，而不支持這種菊花鏈星座中的受控關斷時序（即電壓關斷）。圖3.多個ADM1186-1器件鏈接在一起，可控制12個電壓的上電和關斷時序可靠且受控的上電
2021-04-12 07:00:00
Hi，你好，想請問下關于AD2S1210的上電初始化時序問題，
1、硬件復位引腳RESET引腳如果在VDD達到規定電壓之前沒有存在低電平的時間，會出現什么問題？
2、硬件復位引腳RESET引腳在
2023-12-06 06:55:32
輸出電壓正常。現在想配置上電時序，1V>1.8V>3.3V，按照器件手冊的圖33設計的電路原理圖，設計原理圖如下
使用電壓跟蹤功能后，1.8V電壓輸出為1.6V，3.3V輸出2.85V。請問這是什么原因導致的
2025-04-18 06:22:54
有一個項目中用到OPA192這個放大器，有兩個問題：
1.V+是+12V供電的，V-是-12V供電的，想問下+12V和-12V這兩個電有沒有什么必須的上電時序需要控制？
2.還有就是我的項目
2024-07-29 08:30:16
現在的FPGA還嚴格要求上電時序嗎？想請教一下大家
2017-09-26 15:39:07
工程師以為是軟件的問題，花費了很大的時間和精力來找BUG，問題仍然沒有很好的得到解決。后來查翻手冊發現，發現該系列的MCU對于上電時間是有一定要求的(其實幾乎所有品牌的MCU都有上下電時序要求)。圖1
2019-09-01 07:00:00
啟動和關斷這些電源軌。此過程稱為電源時序控制或電源定序，目前有許多解決方案可以有效實現定序。對于需要電壓定序的復雜器件，其內核和模擬模塊的電壓軌可能需要在數字 I/O 電壓軌之前上電。有些設計可能會要求...
2021-11-12 06:01:50
。無論如何，正確的上電和關斷時序控制可以防止閂鎖引發的即時損壞和ESD造成的長期損害。此外，電源時序控制可以錯開上電過程中的浪涌電流，這種技術對于采用限流電源供電的應用十分有用。 本文討論使用分立器件進行
2019-07-03 08:15:19
鉤:和上電時序有一定關系... 3. 上電回溝的問題，如果你認為你的上電時序設計的沒問題，那么還要考察一下芯片自己的問題，打個比方，芯片有3.3V和1.5V的輸入，1.5V先上電， 3.3V后上電，現象是 3.3V...
2021-12-31 06:59:38
你好，AD7982的VREF與VDD/VIO之間是否有時序要求？手冊里沒查到。在目前我們的設計中，VREF(5V)先于VDD(2.5V)和VIO(2.5V)上電，不知是否會有問題。謝謝。
2019-01-08 13:56:41
。2、測量±13V電源的上電時序，發現-13V上電略早于+13V幾十ms，調整-13V上電到略晚于+13V幾十ms后，運放初次上電后也輸出為0V左右。綜合以上現象，初步判斷ADA4522-2對電源的上電時序比較敏感，請問這個現象是正常的嗎？之前同樣電路用過幾種其他的運放，都沒有出現過這樣的問題。
2018-08-14 07:20:54
本帖最后由 一只耳朵怪 于 2018-6-21 11:05 編輯
你好：AM5718上電時序不對，會燒AM57188嗎？
2018-06-21 06:39:46
F28377D需要3.3V和1.2V, controlsuite里用 TPS64240為芯片供電，請問這兩個電壓有沒有上電先后時序？
2018-11-23 09:42:13
請問fx3有上電時序要求嗎
2025-05-09 07:29:38
有哪位大神能幫我看看著上電時序怎么看啊，都看不懂
2018-09-04 22:07:05
我用ucc27324這片驅動芯片給驅動，分別給低邊的MOS和高邊的MOS驅動。高邊的MOS和驅動芯片之間已加隔離變壓器和隔直電容，但是占空比很小，所以關斷時候負壓很小，總是會被誤觸發。低邊的MOS關斷時候是零電壓，也不可靠。有沒有什么辦法在改動很少的情況下加上可靠的負壓關斷（至少-2V）？
2019-06-27 09:12:37
為什么電源紋波不能直接一鍵捕獲呢？為什么多路上電時序前后分析對比這么麻煩呢？為什么分析調制信號時波形對比度這么差呢？事實上，用戶的每一次體驗感，都是產品隱形的提升空間。以上這三個麻煩，現在也許有了
2018-12-03 11:17:59
些設計可能需要采用其他序列。無論如何，正確的上電和關斷時序控制可以防止閂鎖引發的即時損壞和 ESD 造成的長期損害。此外，電源時序控制可以錯開上電過程中的浪涌電流，這種技術對于采用限流電源供電的應用十分
2018-10-23 14:30:34
的行為表現（參見表2），分析可能的問題及原因，并提出一些建議。上電時序問題多種多樣上電時序問題可能出現于多種不同情況。例如，在一個客戶應用中，AD8616配置為緩沖器，在電源建立之前輸入為0 V（圖1
2019-06-18 08:30:00
ADM108x簡單時序控制器可在上電期間對兩個電壓軌進行簡單的時序控制，時間延遲可通過電容進行編程。利用該系列的兩個器件可構成一個簡單的電路，從而以各自可編程的時間延遲對兩
2011-09-01 15:57:19
34 Power on Sequence：主板上的供電，從最開始的電壓適配器電壓輸入，到最后CPU供電的產生，都有嚴格的開啟順序控制，這個先后順序，就是上電時序。
2016-09-01 15:44:100 主板開機原理與上電時序圖
2016-12-17 21:30:390 基于時序模擬的并網型微網可靠性分析_王玉梅
2017-01-08 10:30:290 為什么電源紋波不能直接一鍵捕獲呢？為什么多路上電時序前后分析對比這么麻煩呢？為什么分析調制信號時波形對比度這么差呢？事實上，用戶的每一次體驗感，都是產品隱形的提升空間。以上這三個麻煩，現在也許有了新的解決方式。
2017-04-18 14:03:1612 在這里以ASUS的915主板來描述一下 INTEL主板的上電及工作時序：
2017-09-20 14:23:2720 時序以及各階段I/O 管腳狀態，說明了FPGA上電配置對電路功能的嚴重影響，最后針對不同功能需求的FPGA外圍電路提出了有效的設計建議。
2017-11-22 07:18:348500 
時序圖在有些教材上，又被翻譯為順序圖，兩者在表述上雖然有一些差別，但是大體都是準確的，可能稱之為時序圖會更加書面語話，聽起來高大上的感覺。其實是一樣的，重在理解，個人偏向于時序圖，也就是時間順序的意思。
2017-12-11 19:31:03172768 
由上電時序可知,VDD_SOC_IN上電時序要遲于VDD_HIGH_IN，因此在電路設計中，可使用VDD_HIGH_IN電源芯片的控制信號使能VDD_SOC_IN的電源，如下圖所示為使用VDD_HIGH_IN供電芯片的PG信號使能VDD_SOC_IN供電芯片的使能管腳。
2018-04-28 09:57:0222709 
了解高精度MAX16050/MAX16051多路電壓排序器/監測器的能力。利用MAX16050EVKIT，Ahmad和Andrew演示如何配置四路通道的上電和關斷順序，并介紹如何以菊鏈方式將器件連接在一起。
2018-10-09 03:13:005006 幅度。既定的電源系統設計可能包括電源時序控制、電源跟蹤、電源電壓/電流監控和控制。有各種各樣的電源管理IC可以執行時序控制、跟蹤、上電和關斷監控等功能。
2019-04-09 08:14:004459 
微處理器、FPGA、DSP、模數轉換器 (ADC) 和片上系統 (SoC) 器件一般需要多個電壓軌才能運行。為防止出現鎖定、總線爭用問題和高涌流，設計人員需要按特定順序啟動和關斷這些電源軌。此過程稱為電源時序控制或電源定序，目前有許多解決方案可以有效實現定序。
2019-09-15 09:22:001219 
Air機器的適配器電壓為14.5V，經過一個電源小板到底主板的電源接口J7000，雖然電源小板集合了很多功能，但是買一個沒多少錢，我再次就不熬贅了，只會分析主板的上電時序。
2019-11-15 08:00:0092 一：供電電源時序 EMMC 的供電有兩種模式，且分兩路工作，有 VCC 和 VccQ。在規范上，上電時序是有要求的，如下圖所示。 EMMC 上電時序 開始上電時，VCC 或 VccQ 可以第一個傾斜
2020-10-30 21:29:173909 EMMC 的供電有兩種模式，且分兩路工作，有 VCC 和 VccQ。在規范上，上電時序是有要求的，如下圖所示。
2020-12-02 23:13:0023 本文檔的主要內容詳細介紹的是英業達上電時序的詳細資料說明。
2020-12-04 08:00:0063 本文檔的主要內容詳細介紹的是電源模塊的上下電時序介紹免費下載。
2020-12-10 08:00:0012 ，但有些設計可能需要采用其他序列。無論如何，正確的上電和關斷時序控制可以防止閂鎖引發的即時損壞和 ESD 造成的長期損害。此外，電源時序控制可以錯開上電過程中的浪涌電流，...
2021-01-20 16:13:398 AN-1080: 利用簡單時序控制器ADM108x進行上電和關斷時序控制
2021-03-21 00:41:436 啟動和關斷這些電源軌。此過程稱為電源時序控制或電源定序，目前有許多解決方案可以有效實現定序。對于需要電壓定序的復雜器件，其內核和模擬模塊的電壓軌可能需要在數字 I/O 電壓軌之前上電。有些設計可能會要求...
2021-11-07 18:37:0310 鉤:和上電時序有一定關系... 3. 上電回溝的問題，如果你認為你的上電時序設計的沒問題，那么還要考察一下芯片自己的問題，打個比方，芯片有3.3V和1.5V的輸入，1.5V先上電， 3.3V后上電，現象是 3.3V...
2022-01-11 12:02:3913 豐富的應用特性。這些設備向電源系統提供不同的數字負載，要求使用不同功率等級的多種電壓軌，每一種都具有高度個性化的電壓軌容差。同樣，正確的電源開啟和關斷時序也很重要。隨著時間推移，電路板上電壓軌的數量成倍增加，使得電源系統的時序設計和調試變得更加復雜。
2022-01-21 10:51:462624 
Class-D 功放TAS5731M 上電時序分析
2022-10-31 08:24:001 此外，每個轉換器各個電壓的延遲將不同。這會導致不同電壓域中不受控制的斜坡上升，從而導致功能問題和系統損壞。
2022-12-16 15:50:071819 
進行時序控制和管理的需求。 ? ADI公司的數據手冊通常會提供足夠的信息，指導設計工程師針對各IC設計正確的上電序列。然而，某些IC明確要求定義恰當的上電序列。對于ADI公司的許多IC，情況都是如此。在使用多個電源的IC中，如轉換器(包括模數
2022-12-19 20:32:182392 
電子發燒友網站提供《IC上電復位和關斷功能建議.pdf》資料免費下載
2023-11-23 14:36:335 筆記本上電時序
2024-01-09 10:26:361 電子發燒友網站提供《利用關斷保護信號開關消除電源時序.pdf》資料免費下載
2024-09-23 12:24:260
電子發燒友App
工商網監
評論