分離模擬和數字接地層

在使用大量數字電路的混合信號系統中，最好在物理上分離敏感的模擬元件與多噪聲的數字元件。另外針對模擬和數字電路使用分離的接地層也很有利。避免重疊可以將兩者間的容性耦合降至最低。分離的模擬和數字接地層通過母板接地層或“接地網”（由連接器接地引腳間的一連串有線互連構成），在背板上繼續延伸。如圖4所示，兩層一直保持分離，直至回到共同的系統“星型”接地，一般位于電源。接地層、電源和“星型”接地間的連接應由多個總線條或寬銅織帶構成，以便獲得最小的電阻和電感。每個PCB上插入背對背肖特基二極管，以防止插拔卡時兩個接地系統間產生意外直流電壓。此電壓應小于300 mV，以免損壞同時與模擬和數字接地層相連的IC。推薦使用肖特基二極管，它具有低電容和低正向壓降。低電容可防止模擬與數字接地層間發生交流耦合。肖特基二極管在約300 mV時開始導電，如果預期有高電流，可能需要數個并聯的二極管。某些情況下，鐵氧體磁珠可替代肖特基二極管，但會引入直流接地環路，在高精度系統中會很麻煩。

圖4：分離模擬和數字接地層

接地層阻抗必須盡可能低，直至回到系統星型接地。兩個接地層間高于300 mV的直流或交流電壓不僅會損壞IC，還會導致邏輯門的誤觸發以及可能的閉鎖。

具有低數字電流的接地和去耦混合信號IC

敏感的模擬元件，例如放大器和基準電壓源，必須參考和去耦至模擬接地層。具有低數字電流的ADC和DAC（和其他混合信號IC）一般應視為模擬元件，同樣接地并去耦至模擬接地層。乍看之下，這一要求似乎有些矛盾，因為轉換器具有模擬和數字接口，且通常有指定為模擬接地（AGND）和數字接地（DGND）的引腳。圖5中的圖示有助于解釋這一表面困境。

圖5：具有低內部數字電流的混合信號IC的正確接地

同時具有模擬和數字電路的IC（例如ADC或DAC）內部，接地通常保持獨立，以免將數字信號耦合至模擬電路內。圖5顯示了一個簡單的轉換器模型。將芯片焊盤連接到封裝引腳難免產生線焊電感和電阻，IC設計人員對此是無能為力的，心中清楚即可。快速變化的數字電流在B點產生電壓，且必然會通過雜散電容CSTRAY耦合至模擬電路的A點。此外，IC封裝每個引腳間約有0.2 pF的雜散電容，同樣無法避免！IC設計人員的任務是排除此影響讓芯片正常工作。不過，為了防止進一步耦合，AGND和DGND應通過最短的引線在外部連在一起，并接到模擬接地層。DGND連接內的任何額外阻抗將在B點產生更多數字噪聲；繼而使更多數字噪聲通過雜散電容耦合至模擬電路。請注意，將DGND連接到數字接地層會在AGND和DGND引腳兩端施加VNOISE，帶來嚴重問題！

IC上的“DGND”名稱表示此引腳連接到IC的數字地，但并不意味著此引腳必須連接到系統的數字地。

這種安排確實可能給模擬接地層注入少量數字噪聲。但這些電流非常小，只要確保轉換器輸出不會驅動較大扇出（通常不會如此設計）就能降至最低。將轉換器數字端口上的扇出降至最低，還能讓轉換器邏輯轉換少受振鈴影響，盡可能減少數字開關電流，從而降低耦合至轉換器模擬端口的可能。通過插入小型有損鐵氧體磁珠，如圖5所示，邏輯電源引腳（VD）可進一步與模擬電源隔離。轉換器的內部瞬態數字電流將在小環路內流動，從VD經去耦電容到達DGND（此路徑用圖中粗實線表示）。因此瞬態數字電流不會出現在外部模擬接地層上，而是局限于環路內。VD引腳去耦電容應盡可能靠近轉換器安裝，以便將寄生電感降至最低。這些去耦電容應為低電感陶瓷型，通常介于0.01 μF和0.1 μF之間。

小心對待ADC數字輸出

將緩沖寄存器放置在轉換器旁（如圖5所示）不失為好辦法，可將轉換器數字線路與數據總線上的噪聲隔離開。寄存器也有助于將轉換器數字輸出上的負載降至最低，同時提供數字輸出與數據總線間的法拉第屏蔽。盡管許多轉換器具有三態輸出/輸入，但此隔離寄存器依然代表著一種良好的設計方式。某些情況下，可能需要在模擬接地層上緊靠轉換器輸出添加額外的緩沖寄存器，以提供更好的隔離。

ADC輸出與緩沖寄存器輸入間的串聯電阻（圖5中標示為“R”）有助于將數字瞬態電流降至最低，這些電流可能影響轉換器性能。電阻可將數字輸出驅動器與緩沖寄存器輸入的電容隔離開。此外，由串聯電阻和緩沖寄存器輸入電容構成的RC網絡用作低通濾波器，以減緩快速邊沿。典型CMOS柵極與PCB走線和通孔結合在一起，將產生約10 pF的負載。如果無隔離電阻，1 V/ns的邏輯輸出壓擺率將產生10 mA的動態電流：

驅動10 pF的寄存器輸入電容時，500 Ω串聯電阻可將此輸出電流降至最低，并產生約11 ns的上升和下降時間：

TTL寄存器具有較高輸入電容，可略微增加動態開關電流，應避免使用。

緩沖寄存器和其他數字電路應接地并去耦至PC板的數字接地層。請注意，模擬與數字接地層間的任何噪聲均可降低轉換器數字接口上的噪聲裕量。由于數字噪聲抗擾度在數百或數千毫伏水平，因此一般不太可能有問題。模擬接地層噪聲通常不高，但如果數字接地層上的噪聲（相對于模擬接地層）超過數百毫伏，則應采取措施減小數字接地層阻抗，從而將數字噪聲裕量保持在可接受的水平。任何情況下，兩個接地層之間的電壓不得超過300 mV，否則IC可能受損。

另外最好分離模擬與數字電路的電源，即使兩者電壓相同。模擬電源應當用于為轉換器供電。如果轉換器具有指定的數字電源引腳（VD），應采用獨立模擬電源供電，或者如圖所示進行濾波。所有轉換器電源引腳應去耦至模擬接地層，所有邏輯電路電源引腳應去耦至數字接地層，如圖6所示。

圖6：接地和去耦點

某些情況下，不可能將VD連接到模擬電源。一些較新的高速IC可能采用+5 V電源為模擬電路供電，而采用+3 V電源為數字接口供電，以便與3 V邏輯接口。這種情況下，IC的+3 V引腳應直接去耦至模擬接地層。另外建議將鐵氧體磁珠與電源走線串聯，以便將引腳連接到+3 V數字邏輯電源。

采樣時鐘產生電路應與模擬電路同樣對待，也接地并深度去耦至模擬接地層。采樣時鐘上的相位噪聲會降低系統SNR，下文將予以討論。

采樣時鐘考量

在高性能采樣數據系統中，應使用低相位噪聲振蕩器產生ADC（或DAC）采樣時鐘，因為采樣時鐘抖動會調制模擬輸入/輸出信號，并提高噪聲和失真底。采樣時鐘發生器應與高噪聲數字電路隔離開，同時接地并去耦至模擬接地層，與處理運算放大器和ADC一樣。

采樣時鐘抖動對ADC信噪比的（SNR）影響可用以下公式近似計算：

其中SNR是完美無限分辨率ADC的SNR，此時唯一的噪聲源來自均方根采樣時鐘抖動tj。注意，以上公式中的f是模擬輸入頻率。通過簡單示例可知，如果tj = 50 ps rms，f = 100 kHz，則SNR = 90 dB，相當于約15位的動態范圍。時鐘抖動對SNR的這一影響在教程MT-007中有詳細論述。

應注意，以上示例中的tj是外部時鐘抖動和內部ADC時鐘抖動（稱為孔徑抖動）的方和根（rss）值。不過，在大多數高性能ADC中，內部孔徑抖動與采樣時鐘上的抖動相比可以忽略。

理想情況下，采樣時鐘振蕩器應參考分離接地系統中的模擬接地層。不過由于系統限制，此方法未必可行。許多情況下，采樣時鐘必須從數字接地層上產生的更高頻率、多用途系統時鐘獲得，接著必須從數字接地層上的原點傳遞至模擬接地層上的ADC。兩層之間的接地噪聲直接添加到時鐘信號，并產生過度抖動。抖動可造成信噪比降低，還會產生干擾諧波。

通過使用圖7所示的小RF變壓器或高速差分驅動器和接收機IC，發射采樣時鐘信號作為差分信號，可在某種程度上解決此問題。許多高速ADC具有差分采樣時鐘輸入，更便于采用此方法。如果使用有源差分驅動器和接收機，應選擇ECL、低電平ECL或LVDS，從而將相位抖動降至最低。在+5 V單電源系統中，ECL邏輯可連接在地與+5 V （PECL）電源之間，并將輸出交流耦合至ADC采樣時鐘輸入。不管是哪種情況，原始主系統時鐘必須從低相位噪聲振蕩器產生，而不是DSP、微處理器或微控制器的時鐘輸出。

為了促進系統時鐘管理，ADI公司提供一系列時鐘產生和分配產品和全套鎖相環（PLL）。

圖7：從數模接地層進行采樣時鐘分配

混合信號接地的困惑根源：對多卡系統應用單卡接地概念

大多數ADC、DAC和其他混合信號器件數據手冊是針對單個PCB討論接地，通常是制造商自己的評估板。將這些原理應用于多卡或多ADC/DAC系統時，就會讓人感覺困惑茫然。通常建議將PCB接地層分為模擬層和數字層。另外建議將轉換器的AGND和DGND引腳連接在一起，并且在同一點連接模擬接地層和數字接地層，如圖8所示。這樣就基本在混合信號器件上產生了系統“星型”接地。

所有高噪聲數字電流通過數字電源流入數字接地層，再返回數字電源；與電路板敏感的模擬部分隔離開。系統星型接地結構出現在混合信號器件中模擬和數字接地層連接在一起的位置。該方法一般用于具有單個PCB和單個ADC/DAC的簡單系統，通常不適合多卡混合信號系統。在不同PCB（或適用情況的相同PCB上）上具有數個ADC或DAC的系統中，模擬和數字接地層在數個點連接，使得建立接地環路成為可能，而單點“星型”接地系統則不可能。鑒于以上原因，此接地方法不適用于多卡系統，上述方法應當用于具有低數字電流的混合信號IC。

圖8：混合信號IC接地：單個PC板（典型評估/測試板）

總結：多卡系統中具有低數字電流的混合信號器件的接地

圖9總結了上述具有低數字電流的混合信號器件的接地方法。由于小數字瞬態電流流入去耦電容VD與DGND（顯示為粗實線）間的小環路，模擬接地層未被破壞。混合信號器件適合作為模擬元件的所有應用。接地層間的噪聲VN會降低數字接口上的噪聲裕量，但如果使用低阻抗數字接地層保持在300 mV以下，且一直回到系統星型接地，則一般無不利影響。

不過，Σ-Δ型ADC、編解碼器和DSP等具有片內模擬功能的混合信號器件數字化密集度越來越高。再加上其他數字電路，使數字電流和噪聲越來越大。例如，Σ-Δ型ADC或DAC含有復雜的數字濾波器，會大量增加器件內的數字電流。上述方法依靠VD與DGND間的去耦電容，將數字瞬態電流隔離在小環路內。不過，如果數字電流太大，且具有直流或低頻成分，去耦電容可能因過大而變得不可行。在VD與DGND間的環路外流動的任何數字電流必須流經模擬接地層。這可能會降低性能，特別是在高分辨率系統中。

圖9：具有低內部數字電流的混合信號IC的接地：多個PC板

要預測流入模擬接地層的多大數字電流會讓系統無法接受很困難。目前我們只能推薦可能提供較佳性能的替代接地方法。

總結：多卡系統中具有高數字電流的混合信號器件的接地（請謹慎使用本方法！）

圖10中顯示了適合高數字電流混合信號器件的替代接地方法。混合信號器件的AGND連接到模擬接地層，而DGND連接到數字接地層。數字電流與模擬接地層隔離開，但兩個接地層之間的噪聲直接施加于器件的AGND與DGND引腳間。為了成功實施本方法，混合信號器件內的模擬和數字電路必須充分隔離。

AGND與DGND引腳間的噪聲不得過大，以免降低內部噪聲裕量或損壞內部模擬電路。

圖10顯示可選用連接模擬和數字接地層的肖特基二極管（背對背）或鐵氧體磁珠。肖特基二極管可防止兩層兩端產生大的直流電壓或低頻電壓尖峰。如果這些電壓超過300 mV，由于是直接出現在AGND與DGND引腳之間，可能會損壞混合信號IC。作為背對背肖特基二極管的備選器件，鐵氧體磁珠可在兩層間提供直流連接，但在高于數MHz的頻率下，由于鐵氧體磁珠變為電阻，會導致隔離。這可以保護IC不受AGND與DGND間直流電壓的影響，但鐵氧體磁珠提供的直流連接可能引入無用的直流接地環路，因此可能不適合高分辨率系統。

圖10：具有高數字電流的混合信號IC的替代接地法：多個PC板

AGND與DGND引腳在具有高數字電流的特殊IC內分離時，必要時應設法將其連接在一起。通過跳線和/或帶線選項，可以嘗試兩種方法，看看哪一種提供最佳的系統整體性能。

接地總結

沒有單一一種接地方法能始終保證最佳性能！本節根據所考慮的特定混合信號器件特性提出了幾種可能的選項。但在實施初始PC板布局時，提供盡可能多的選項會很有幫助。

PC板必須至少有一層專用于接地層！初始電路板布局應提供非重疊的模擬和數字接地層，如果需要，應在數個位置提供焊盤和過孔，以便安裝背對背肖特基二極管或鐵氧體磁珠。提供焊盤和過孔也極為重要，需要時可以使用跳線將模擬和數字接地層連接在一起。目前，預測“多點”（單一接地層）還是“星型”接地（分離模擬和數字接地層）方法能提供最佳整體系統性能還很困難；因此，可能需要使用跳線對最終PC板做一些實驗。

如有疑問，最好先分離模擬和數字接地層，以后再用跳線連接，而不要一開始就使用單一接地層，隨后又嘗試分離！

混合信號系統的一些通用PC板布局指南

很顯然，多關注系統布局并防止不同信號彼此干擾，可以將噪聲降至最低。高電平模擬信號應與低電平模擬信號隔離開，兩者均應遠離數字信號。我們曾經在波形采樣和重建系統中發現，采樣時鐘（數字信號）與模擬信號一樣易受噪聲影響，同時與數字信號一樣易于產生噪聲，因此必須與模擬和數字系統都隔離開。如果在時鐘分配中使用時鐘驅動器封裝，應僅有一個頻率時鐘通過單個封裝。在相同封裝內的不同頻率時鐘間共享驅動器將產生過度抖動和串擾，并降低性能。

在敏感信號穿過的地方，接地層可發揮屏蔽作用。圖11顯示了數據采集電路板的良好布局，其中所有敏感區域彼此隔離開，且信號路徑盡量短。雖然實際布局不太可能如此整潔，但基本原則仍然適用。

執行信號和電源連接時有許多要點需要考慮。首先，連接器是系統中所有信號傳輸線必須并行的幾個位置之一，因此它們必須與接地引腳分開（形成法拉第屏蔽），以減少其間的耦合。

多接地引腳非常重要還有另一原因：可以降低電路板與背板間結點的接地阻抗。對于新電路板，PCB連接器單一引腳的接觸電阻很低（10 mΩ水平），隨著電路板變舊，接觸電阻可能升高，電路板性能會受影響。因此通過分配額外PCB連接器引腳來增加接地連接很有必要（PCB連接器上所有引腳中約30至40%應為接地引腳）。出于同樣的理由，每個電源連接應有數個引腳，當然數量不必像接地引腳一樣多。

圖11：在PCB布局中應將模擬和數字電路分開

ADI公司和其他高性能混合信號IC制造商提供評估板來協助客戶進行初始評估和布局。ADC評估板一般包含片上低抖動采樣時鐘振蕩器、輸出寄存器和適當的電源和信號連接器。另外還有額外的支持電路，例如ADC輸入緩沖放大器和外部基準電壓。

評估板布局已針對接地、去耦和信號路由進行優化，可用作系統內ADC PC板布局的模型。實際評估板布局通常由ADC制造商以電腦CAD文件形式（Gerber文件）提供。許多情況下，器件數據手冊都會提供各層的布局。