目前的信號處理系統一般需要混合信號器件，例如模數轉換器（ADC）、數模轉換器（DAC）和快速數字信號處理器（DSP）。由于需要處理寬動態范圍的模擬信號，因此擁有高性能ADC和DAC顯得更加重要。在惡劣的數字環境內，能否保持寬動態范圍和低噪聲與采用良好的高速電路設計技術密切相關，包括適當的信號路由、去耦和接地。

過去，一般認為“高精度、低速”電路與所謂的“高速”電路有所不同。對于ADC和DAC，采樣（或更新）頻率一般用作區分速度標準。不過，以下兩個示例顯示，實際操作中，目前大多數信號處理IC真正實現了“高速”，因此必須作為此類器件來對待，才能保持高性能。DSP、ADC和DAC均是如此。

所有適合信號處理應用的采樣ADC（內置采樣保持電路的ADC）均采用具有快速上升和下降時間（一般為數納秒）的高速時鐘工作，即使吞吐量看似較低也必須視為高速器件。例如，中速12位逐次逼近型（SAR） ADC可采用10 MHz內部時鐘工作，而采樣速率僅為500 kSPS。

Σ-Δ型ADC具有高過采樣比，因此還需要高速時鐘。即使是高分辨率、所謂的“低頻”Σ-Δ工業測量ADC（吞吐速率10 Hz至7.5 kHz）也采用5 MHz或更高時鐘工作，并且提供高達24位的分辨率（例如ADI公司的AD77xx系列）。

更復雜的是，混合信號IC具有模擬和數字兩種端口，因此如何使用適當的接地技術就更加茫然。此外，某些混合信號IC具有相對較低的數字電流，而另一些具有高數字電流。許多情況下，兩種類型必須區分對待，才能實現最佳接地。

數字和模擬設計工程師傾向于從不同角度考察混合信號器件，本教程旨在確立適用于大多數混合信號器件的一般接地原則，而不必了解內部電路的具體細節。

接地層和電源層

保持低阻抗大面積接地層對目前所有的模擬和數字電路都很重要。接地層不僅用作去耦高頻電流（源于快速數字邏輯）的低阻抗返回路徑，還能將EMI/RFI輻射降至最低。由于接地層的屏蔽作用，電路受外部EMI/RFI的影響也會降低。

接地層還允許使用傳輸線路技術（微帶線或帶狀線）傳輸高速數字或模擬信號，此類技術需要可控阻抗。

由于“母線（buss wire）”在大多數邏輯轉換等效頻率下具有阻抗，將其用作“地”完全不能接受。例如，#22標準導線具有約20 nH/英寸的電感。由邏輯信號產生的壓擺率為10 mA/ns的瞬態電流，在此頻率下流經1英寸該導線將形成200 mV的無用壓降：

對于具有2 V峰峰值范圍的信號，此壓降會轉化為約10%的誤差（大約3.5位精度）。即使在全數字電路中，該誤差也會大幅降低邏輯噪聲裕量。

圖1為數字返回電流調制模擬返回電流的典型情況（頂圖）。接地返回導線電感和電阻由模擬和數字電路共享，這會造成相互影響，最終產生誤差。一個可能的解決方案是讓數字返回電流路徑直接流向GND REF，如底圖所示。這就是“星型”或單點接地系統的基本概念。在包含多個高頻返回路徑的系統中很難實現真正的單點接地，因為各返回電流導線的物理長度將引入寄生電阻和電感，所以獲得低阻抗高頻接地就很困難。實際操作中，電流回路必須由大面積接地層組成，以便實現高頻電流下的低阻抗。如果無低阻抗接地層，則幾乎不可能避免上述共享阻抗，特別是在高頻下。

圖1：流入模擬返回路徑的數字電流產生誤差電壓