摘要：為了測試電磁閩在各種工作狀態下（即在不同的輸入脈沖供電的情況下）的性能，研制了一種模擬電磁閥工作狀態的PWM脈沖電源。該電源依靠CPLD構成數字PWM發生器，由單片機控制，具有短路保護和浪涌保護功能。系統軟件部分以模塊化的方式實現，能夠連續地輸出不同的PWM脈沖。該電源目前已成功應用到電磁閥的生產企業，為企業創造了顯著的經濟效益，為我國電磁閥的出口做出了貢獻。

汽車電磁閥在汽車工業生產中需求量極大，模擬電磁閥工作環境，從而檢測出其質量的優劣值得關注研究。筆者設計的電磁閥檢測平臺是基于DDS技術與單片機相結合，同時運用CPID技術，模擬出電磁閥在工作期間的相關參數環境，從而判斷電磁閥的好壞。

本設計采用直接數字合成（DDS）技術，采用專用集成芯片AD9834作為三角波產生模塊，利用51單片機和CPLD來控制完成整個系統的設計。該系統輸出的三角波低頻特性好并且可以模擬斜坡信號，能產生可調占空比的方波信號，可調范圍達1%~99%.

1 系統設計方案

本文設計的數字信號源的系統框架如圖1所示。

本系統產生輸出頻率為0~25 kHz,最小精度為1 Hz的信號，占空比在0~100%范圍內可調，變化周期為10 s的整數倍。系統輸出電壓VOUT范圍0~40 V,最小精度0.01 V,輸出電流最大可達10 A,方波低電壓可詞范圍0~10 V,并且波形較好，可以連續變化，誤差不超過1%.

單片機完成鍵盤掃描和按鍵處理，通過SPI總線對AD9831進行控制處理，通過AD7541進行采樣處理。系統中的CPLD完成對單片機的擴展和測頻功能。單片機發出的指令通過CPLD控制DDS以完成信號的產生。

2 模塊電路設計

2.1 控制系統

單片機控制整個系統工作，采用12 MHz晶振，P1.0、P1.1、P1.2、P1.3、P1.4、P1.5接一塊3x3矩陣鍵盤，P0口為擴展接口，連接一塊8255芯片擴展端口，并且同時連接LCD的DB0、DB1、DB2、DB3、DB4、DB5、DB6、DB7數據控制端口。P2.3、P2.4、P2.5分別接AD98 34的FSYNC、SCLK、SDATA端口。單片機各種數據和命令通過CPLD送出。

單片機向CPLD寫數據時，讀信號都一直置低電平，寫信號口在上升沿時，CPLD開始讀地址，寫信號口在下降沿時，CPLD開始讀數據；單片機從CPLD讀數據時，將讀信號口一直置低電平，讀信號口在上升沿時，單片機開始讀地址，寫信號口在下降沿時，單片機開始讀數據。時序圖如圖2所示。

2.2 DDS信號產生單元

DDS原理：直接數字頻率合成器（Direct DigitalSynthesizer）是從相位概念出發直接合成所需波形的一種頻率合成技術，一個直接數字頻率合成器由相位累加器、加法器、波形存儲ROM、D/A轉換器和低通濾波器（LPF）構成。DDS框架圖如圖3所示。

其中K為頻率控制字，P為相位控制字，W為波形控制字，fc為參考時鐘頻率，N為相位累加器的字長，D為ROM數據位及D/A轉換器的字長。相位累加器在時鐘fc的控制下以步長K作累加，輸出的N位二進制碼與相位控制字P波形控制字W相加后作為波形ROM的地址，對波形ROM進行尋址，波形ROM輸出D位的幅度碼S（n）經D/A轉換器變成階梯波S（t），再經過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形ROM中存放大幅度碼，因此用DDS可以產生任意波形。使用50 MHz的晶振理論上DDS可以產生15 MHz左右的失真度小于1%的正弦信號，信噪比可以達到60 dB,信號的輸出頻率可以表示為：

f0=（fc/2n）×M

fc為DDS時鐘頻率；N為相位累加器位數；M為相位累加器步長；f0為輸出頻率。

DDS與單片機的連接方式以及自身外圍電路如圖4,圖5所示。

　　DDS9834驅動程序模塊如下：

2.3 模塊控制單元（CPLD）

復雜可編程邏輯器件CPLD（Complex Programmable Logic Device），是從PAL和GAL器件發展出來的器件，相對而言規模大，結構復雜，屬于大規模集成電路范圍，是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。本系統中，采用Altera公司的EPM3128來連接單片機和DDS,單片機發出的指令通過CPLD來控制DDS芯片，同時檢測頻率為0~25kHz的信號，檢測誤差小于0.1%。

2.4 信號調理單元