電子發燒友App
JESD204B是最近批準的JEDEC標準，用于轉換器與數字處理器件之間的串行數據接口。它是第三代標準，解決了先前版本的 一些缺陷。該接口的優勢包括：數據接口路由所需電路板空間更少，建立與保持時序要求更低，以及轉換器和邏輯器件的封裝更小。多家供應商的新型模擬/數字轉換器采用此接口，例如ADI的 AD9250。
與現有接口格式和協議相比，JESD204B接口更復雜、更微妙，必須克服一些困難才能實現其優勢。像其他標準一樣，要使該接口比單倍數據速率或雙倍數據速率CMOS/LVDS等常用接口更受歡迎，它必須能無縫地工作。雖然JESD204B標準由JEDEC 制定，但某些特定信息仍需要闡明，或者可能散布于多個參考文獻中。另外，如果有一個簡明的指南能概要說明該標準、工作原理以及如何排除故障，無疑對使用者將極為有幫助。
本文闡釋JESD204B標準的ADC與FPGA的接口，如何判斷其是否正常工作，以及可能更重要的是，如何在有問題時排除故障。文中討論的故障排除技術可以采用常用的測試與測量設備，包括示波器和邏輯分析儀，以及 Xilinx的ChipScope或 Altera的 SignalTap等軟件工具。同時闡明了接口信號傳輸，以便能夠利用一種或多種方法實現信號傳輸的可視化。
JESD204B概述
JESD204B標準提供一種將一個或多個數據轉換器與數字信號處理器件接口的方法（通常是ADC或DAC與FPGA接口），相比于通常的并行數據傳輸，這是一種更高速度的串行接口。該接口速度高達12.5 Gbps/通道，使用幀串行數據鏈路及嵌入式時鐘和 對齊字符。它減少了器件之間的走線數量，降低了走線匹配要求，并消除了建立與保持時序約束問題，從而簡化了高速轉換器數據接口的實施。由于鏈路需要在數據傳輸之前建立，因此存在新的挑戰，必須采用新的技術來確定接口是否正常工作，以及在接口故障時怎么辦。
JESD204B接口通過三個階段來建立同步鏈路：代碼組同步(CGS)、初始通道同步(ILAS)和數據傳輸階段。鏈路需要以下信號：共享參考時鐘（器件時鐘），至少一個差分CML物理數據電連接（稱為"通道"），以及至少一個其他同步信號（SYNC~和可能的SYSREF）。使用哪些信號取決于子類：
子類0使用器件時鐘、通道和SYNC~。
子類1使用器件時鐘、通道、SYNC~和SYSREF。
子類2使用器件時鐘、通道和SYNC~。
子類0在許多情況下足以滿足需求，因而是本文的重點。子類1和子類2提供了建立確定性延遲的方法，這在需要同步多個器件或需要系統同步或固定延遲的應用中非常重要，例如一個系統的某個事件需要已知的采樣沿，或者某個事件必須在規定時間內響應輸入信號。
圖1顯示了從發射器件(ADC)到接收器件(FPGA)的簡化JESD204B鏈路，數據從一個ADC經由一個通道傳輸。
圖1. JESD204B鏈路圖：一個ADC通過一個通道與FPGA接口。
雖然JESD204B規范有許多變量，但某些變量對于鏈路的建立特別重要。這些關鍵變量如下所示（注：這些值通常表示為"X ? 1"）：
M: 轉換器數。
L: 物理通道數。
F: 每幀的8位字節數。
K: 每個多幀的幀數。
N和N'：分別表示轉換器分辨率和每個樣本使用的位數（4的倍數）。N'的值等于N值加上控制和填充數據位數。
子類0：同步步驟
如上所述，許多應用可以采用相對簡單的子類0工作模式，這也是建立和驗證鏈路的最簡單模式。子類0通過三個階段來建立和監控同步：CGS階段、ILAS階段和數據階段。各階段相關的圖表以不同格式顯示數據，可以在示波器、邏輯分析儀或FPGA虛擬I/O分析儀（如Xilinx ChipScope或Altera SignalTap）上觀察到這些數據。
代碼組同步(CGS)階段
可以在鏈路上觀察到的CGS階段最重要部分如圖2所示，圖中5個突出顯示的點說明如下。
接收器通過拉低SYNC~引腳，發出一個同步請求。
收發器從下一個符號開始，發送未加擾的/K28.5/符號（每個符號10位）。
當接收器收到至少4個無錯誤的連續/K28.5/符號時同步，然后將SYNC~引腳拉高。
接收器必須接收到至少4個無錯誤8B/10B字符，否則同步將失敗，鏈路留在CGS階段。
CGS階段結束，ILAS階段開始。
圖2. JESD204B子類0鏈路信號在CGS階段的邏輯輸出（假設有兩個通道，一個器件含兩個ADC）。
/K28.5/字符在JESD204B標準中也稱為/K/，如圖3所示。標準要求直流平衡。利用8B/10B編碼，可以實現平均而言包含等量1和0 的平衡序列。每個8B10B字符可能具有正（1較多）或負（0較多）偏差，當前字符的奇偶性由先前發送的字符的極性偏差決定，這通常是通過交替發送正奇偶性字與負奇偶性字來實現。圖中顯示了/K28.5/符號的兩種極性。
圖3. K28.5字符的邏輯輸出以及它如何通過JESD204B Tx信號路徑傳播。
重點注意以下幾點：
串行值表示通過通道傳輸的10位的邏輯電平，可通過測量物理接口的示波器看到。
8B/10B 值表示通過通道傳輸的邏輯值（10位），可通過測量物理接口的邏輯分析儀看到。
數據值和數據邏輯表示8B/10B編碼前JESD204B收發器模塊內符號的邏輯電平，可通過Xilinx ChipScope或Altera SignalTap等FPGA邏輯分析工具看到。
符號?表示要發送的字符的十六進制值，注意PHY層的奇偶性。
字符?表示JEDEC規范中所指的JESD204B字符。
ILAS階段
ILAS階段有4個多幀，允許接收器對齊來自所有鏈路的通道，以及驗證鏈路參數。為了調和不同長度的走線以及接收器導致的字符偏斜，通道必須對齊。4個多幀緊緊相連（圖4）。無論啟用加擾鏈路參數與否，ILAS始終是無加擾傳輸。
圖4. JESD204B 子類0鏈路信號在ILAS階段的邏輯輸出。
SYNC信號從低電平變為高電平后，便進入ILAS階段。發送模塊內部跟蹤到（ADC內部）一個完整多幀后，便開始發送4個多幀。在所需的字符中插入填充數據，以便傳送完整的多幀（圖4）。4個多幀包括：
多幀1：以/R/字符[K28.0]開始，以/A/字符[K28.3]結束。
多幀2：以/R/字符開始，后接/Q/ [K28.4]字符，然后是14個配置8位字的鏈路配置參數（表1），最后以/A/字符結束。
多幀3：與多幀1相同。
多幀4：與多幀1相同。
圖5. /K/字符[K28.5]、/R/字符[K28.0]、/A/字符[K28.3]和/Q/字符[K28.4]圖。
表1. ILAS多幀2的CONFIG表（14個JESD204B配置參數 8位字）
幀長度可以利用JESD204B參數計算：
(S) ×（1/采樣速率）。
含義：
（樣本數/轉換器/幀）×（1/樣本速率）
示例：
采樣速率為250 MSPS、每幀每轉換器一個樣本的轉換器（注：在本例中"S"為0，因為它被編碼為二進制值-1），其幀長度為4 ns。
多幀長度可以利用JESD204B參數計算：
含義：
（樣本數/轉換器/幀）×（幀數/多幀）×（1/采樣速率）
示例：
采樣速率為250 MSPS、每幀每轉換器一個樣本、每多幀有32幀的轉換器，其多幀長度為128 ns。
數據階段（使能字符替換）
在數據傳輸階段，通過控制字符監控幀對齊。在幀的結尾處執行字符替換。在數據階段，數據或幀對齊不會造成額外開銷。字符替換允許在幀邊界處發送對齊字符，唯一條件是當前幀的最后一個字符可以替換為上一幀的最后一個字符。這有利于（間或）確認自ILAS序列后，對齊未改變。
出現下列情況時，會對發送器執行字符替換：
若禁用了加擾，幀或多幀的最后一個8位字等于上一幀的8位字。
若使能了加擾，多幀的最后一個8位字等于0x7C，或幀的最后一個8位字等于0xFC。
發射器和接收器各自保持一個本地多幀計數器(LMFC)，它持續計數到(F × K) ? 1，然后繞回到"0"重新開始計數（忽略內部 字寬）。向所有發送器和接收器發送一個公共（源）SYSREF，這些器件利用SYSREF復位其LMFC，這樣所有LMFC應互相同步（在一個時鐘周期內）。
釋放SYNC（所有器件都會看到）后，發送器在下一次(Tx) LMFC繞回0時開始ILAS。如果F × K設置適當，大于(發送器編碼時間)+(線 路傳播時間)+(接收器解碼時間)，則接收數據將在下一個LMFC之前從接收器的SERDES傳播出去。接收器將把數據送入FIFO，然后 在下一個(Rx) LMFC邊界開始輸出數據。發射器的SERDES輸入和接收器FIFO輸出之間的這種已知關系稱為確定性延遲?。
哪些方面會出錯？
JESD204B可以說是一個復雜的接口標準，操作上有許多微妙之處。要找出不能正常工作的原因，需要對可能的情形有良好的了解：
陷入CGS模式：如果SYNC保持邏輯低電平；或者脈沖高電平持續時間少于4個多幀：
檢查電路板，不上電：
SYSREF和SYNC~信號應直流耦合。
在電路板未上電的情況下，檢查從SYNC~源（通常來自FPGA或DAC）到SYNC~輸入（通常是ADC或FPGA）的電路板SYNC~連接是否良好且具有低阻抗。
確保下拉或上拉電阻不是信號傳輸的主導因素，例如：值太小或短路就會導致無法正確驅動。
確認JESD204B鏈路的差分對走線（及電纜，若使用）匹配。
確認走線的差分阻抗為100 Ω。
檢查電路板，上電：
如果SYNC路徑中有一個緩沖器/轉換器，確保它正常工作。
確認SYNC~源和板上電路（SYNC+和SYNC-，若為差分）配置正確，產生符合SYNC~接收器件要求的邏輯電平。如果邏輯電平不兼容，應檢查源和接收配置以找出問題，否則，請咨詢器件制造商。
確認JESD204B串行發送器和板電路配置正確，產生符合JESD204B串行數據接收器要求的正確邏輯電平。如果邏輯電平不兼容，應檢查電路的來源和接收配置以找出問題。否則，請咨詢器件制造商。
檢查SYNC~信號：
如果SYNC~為靜態邏輯電平，鏈路將停留在CGS階段。可能是所發送的數據有問題，或者JESD204B接收器未對樣本進行 正確解碼。確認發送的是/K/字符，確認接收配置設置，確認SYNC~源，檢查板電路，考慮過驅SYNC~信號并強迫鏈路進入ILAS模式，從而找出鏈路接收器和收發器問題。否則，請咨詢器件制造商。
如果SYNC~為靜態邏輯高電平，確認源器件是否正確配置了SYNC~邏輯電平。檢查上拉和下拉電阻。
如果SYNC~脈沖變為高電平，然后返回邏輯低電平狀態且持續時間少于6個多幀周期，則JESD204B鏈路會從CGS階段前進 到ILAS階段，但會停留在后一階段。這可能意味著/K/字符正確，CDR的基本功能正常。請參閱"ILAS故障排除"部分。
如果SYNC~變為高電平且持續時間大于6個多幀周期，則鏈路 會從ILAS階段前進到數據階段，但會在后一階段發生故障；相關故障排除提示請參閱"數據階段"部分。
檢查串行數據
如果/K/字符正確，則表示鏈路的收發器端工作正常。
如果/K/字符不正確，則表示收發器器件或電路板通道信號有問題。
根據實施情況，發射器共模電壓范圍可能為490 mV至1135 mV。
根據實施情況，接收器共模電壓范圍可能為490 mV至1300 mV。
對于3.125 Gbps及以下的速度，發射器CML差分電壓范圍為 0.5 V p-p至1.0 V p-p。
對于6.374 Gbps及以下的速度，發射器CML差分電壓范圍為 0.4 V p-p至0.75 V p-p。
對于12.5 Gbps及以下的速度，發射器CML差分電壓范圍為 0.360 V p-p至0.770 V p-p。
對于3.125 Gbps及以下的速度，接收器CML差分電壓范圍為 0.175 V p-p至1.0 V p-p。
對于6.374 Gbps及以下的速度，接收器CML差分電壓范圍為 0.125 V p-p至0.75 V p-p。
對于12.5 Gbps及以下的速度，接收器CML差分電壓范圍為 0.110 V p-p至1.05 V p-p。
確認收發器的數據速度和接收器的預期速率是否相同。
用高阻抗探頭（如果可能，使用差分探頭）測量通道；如果字符看起來錯誤，確保通道差分走線匹配，PCB上的返回路 徑未中斷，并且器件正確焊接到PCA上。與ILAS和數據階段的（看似）隨機字符不同，CGS字符很容易在示波器上識別（如果使用速度足夠高的示波器）。
用高阻抗探頭驗證/K/字符。
若是直流耦合，確認發送器和接收器共模電壓在器件的要求范圍內。
確認數據通道上的發射器CML差分電壓（注意，CML差分電壓等于信號各側電壓擺幅的兩倍）。
確認數據通道上的接收器CML差分電壓（注意，CML差分電壓等于信號各側電壓擺幅的兩倍）。
如果存在預加重選項，應啟用該選項并觀察數據路徑上的數據信號。
確認發射器與接收器的M和L值一致，否則數據速率可能不匹配。例如，M = 2且L = 2這種情況的預期串行接口數據速率是 M = 2且L = 1這種情況的一半。
確保進入發射器和接收器的器件時鐘已鎖相且頻率正確。
如果SYNC變為高電平且持續約4個多幀，則停留在ILAS模式：
確認鏈路參數未偏移1（許多參數規定為值減1）。
確認ILAS多幀傳送正確，確認收發器件、接收器件和ILAS第二多幀傳送的鏈路參數正確。
計算預期ILAS長度 (tframe, tmultiframe, 4 × tmultiframe)，確認ILAS已 嘗試大約4個多幀。
鏈路參數沖突
確認所有通道工作正常。確保不存在多通道/多鏈路沖突。
進入數據階段但鏈路偶爾會復位（先返回CGS和ILAS階段，再進入數據階段）：
周期性或帶隙周期性SYSREF或SYNC~信號的建立和保持時間無效。
鏈路參數沖突。
字符替換沖突。
加擾問題（如果啟用）。
通道數據損壞、噪聲或抖動可能迫使眼圖閉合。
雜散時鐘或器件時鐘的抖動過大。
關于排除鏈路故障的其他一般提示：
以允許的最低速度運行轉換器和鏈路，這樣就可以使用較容易獲得的低帶寬測量儀器。
設置允許的最少M、L、K、S組合。
可能時使用測試模式。
使用子類0來排除故障。
排除故障時禁用加擾。
本故障排除指南并未窮盡所有可能，但為使用JESD204B鏈路以及希望了解更多信息的工程師提供了一個很好的基本框架。
以上是JESD204B規范的概述，并提供了鏈路相關的實用信息。希望涉及到這一最新高性能接口標準的工程師能從中獲益，并對排除故障有所幫助。
審核編輯：黃飛
?
工商網監
評論